应用于多种串行接口标准的低功耗锁相环设计

• 作 者: 孟庆瑞
• 机 构: 北京大学
• 出 处: 北京大学
• 发表日期: 2010年期
• 关键词: 锁相环 串行接口标准 相位噪声分析 电路设计 环路参数设计 版图设计

本文以应用于多种串行接口标准的锁相环电路研究为出发点,分别从系统环路参数设计、电路设计、相位噪声分析与优化以及芯片的版图与测试等方面对锁相环电路进行深入分析和研究。　　
在系统环路参数设计方面,在具体分析宽数据传输率范围的串行接口SerDes收发机对锁相环电路的性能要求后,经过详细分析并利用有关的设计方法,对锁相环的环路参数进行了合理的规划设计,然后系统仿真方法对所设计的系统环路进行功能和稳定性验证。　　
在模块电路设计方面,讨论了锁相环各模块电路的设计,包括鉴频鉴相器、电荷泵、基于对称负载结构的全差分压控振荡器、具有宽工作频率范围的低功耗分频器以及高精度带隙基准电路等。在设计电荷泵电路之前,本文细致讨论了电荷泵电路的各种非理想因素,并分析了它们对压控振荡器输入电压波形以及锁相环输出频谱的影响。在设计低压工作的带隙基准电路过程中,本文具体分析了影响带隙基准电路温度系数和电源电压抑制特性的各种非理想因素以及相应的优化方法,并在此基础上设计了一种适合于低压工作、低温度系数并且具有高电源电压抑制特性的带隙基准电路。　　
在相位噪声分析与优化方面,本文讨论了相位噪声与时钟抖动的概念和关系,在连续时间域的基础上建立了锁相环的系统噪声模型,分析推导了系统噪声传输函数和各模块电路的输出噪声解析表达式,并提出系统噪声的优化方案。　　
在芯片的版图与测试方面,本文重点介绍了版图设计中需要注意的主要问题,并且在最后提出了芯片的有关测试方案。