论文部分内容阅读
无线通信系统已经深入人们的生活当中，它的发展不断改善人们的生活，也提高了人们的生活品质。同时，无线通信系统的快速发展也为其自身提出了更高的要求。由于射频频段资源渐趋拥挤，无线通信系统需要向毫米波频段拓展，获得更宽的带宽和更高的数据传输速率;毫米波收发机还需要实现高集成度，减少片外元件，降低成本，从而实现SoC集成，推广其市场应用;同时，现代无线通信设备集成多种通信协议，因此也对无线通信系统的提出了多协议兼容、模块复用、低功耗的要求。本文主要针对毫米波通信系统中收发机所面临的主要挑战，即实现毫米波片上无线通信芯片的挑战、毫米波收发机系统高集成度的挑战及无线通信系统多协议兼容的挑战，展开了研究。论文的主要工作和创新点包括: 1.针对片上无线通信芯片工作频率向毫米波频段迁移的设计挑战，提出了基于亚采样锁相环加倍频器的新型毫米波锁相环结构，并基于该新型结构，面向W频段的无线应用，设计实现了一款CMOS标准工艺全在片W频段锁相环芯片。 1)提出CMOS工艺下基于亚采样锁相环加倍频器构成的级联毫米波锁相环结构。亚采样锁相环去除了传统电荷泵锁相环中的分频器链，极大的降低了设计复杂度与功耗水平。同时，该新型结构大大降低了整个锁相环的带内相噪声。 2)提出了低功耗、高基波抑制的CMOS工艺下新型W频段倍频器。该新型W频段倍频器片上输出幅度能达到-6dBm，具备作为本振信号直接驱动片上混频器的能力，同时具有良好的基波抑制能力。 3)基于65nm标准CMOS工艺，设计实现了一款CMOS工艺全在片W频段锁相环芯片，验证了该新型的锁相环结构和倍频器技术。 2.针对毫米波收发机中高集成度的设计挑战，提出了新型毫米波调频连续波雷达系统架构，并基于IBM0.13umSiGe8HP工艺，设计了一款用于24GHz频段的硅基全集成调频连续波雷达芯片作为技术验证。 1)提出了新型基于数字锁相环的调频连续波频率源，验证了数字锁相环的离散输出频率具备实现高精度调频连续波雷达的系统理论。数字锁相环天然具有高集成度的优势，同时，其发射频率控制码可以为后续数字处理提供校正参数，有利于进一步提高调频连续波雷达的测距精度。 2)提出了基于片上耦合器和噪声消除结构的收发隔离调频连续波雷达结构。收发集成的全在片调频连续波雷达中接收机避免了来自发射机的大信号干扰，同时噪声消除结构消除了泄漏信号相噪声对于接受链路的影响，也消除了泄露信号的热噪声，提高了接收机的灵敏度。 3)提出了集成片上天线的全在片调频连续波雷达结构，较大的提高了调频连续波雷达系统的集成度，并大大降低系统的成本。 4)基于IBM0.13umSiGe8HP工艺，设计了一款24GHz全集成调频连续波雷达系统芯片。 3.针对毫米波收发机中多协议兼容的设计挑战，提出了新型的低功耗高带宽运放与混合模拟基带结构，并基于65nm标准CMOS工艺设计实现了一款8阶混合模拟基带作为该关键技术与模块的验证。 1)提出了新型的适用于先进工艺低电源电压的低功耗运算放大器。该运算放大器在保留高带宽特性的同时，提高了缓冲级增益，降低了对放大级的增益要求。该运算放大器的主电路由3条支路构成，可以根据较小的闭环带宽要求关闭部分支路，降低增益带宽积，相应的实现较低功耗。 2)提出了混合模拟基带结构。在总增益要求一定的情况下可以自由选择各级的增益配置，具有更好的噪声-线性度折中性能。同时，该混合模拟基带可以实现功耗优化调谐的能力。 3)在65nmCMOS标准工艺下，设计实现了一款CMOS全在片全可调谐模拟基带芯片，验证了该新型的运放结构和混合模拟基带技术。