论文部分内容阅读
近年来射频标签系统得到了很大应用，射频标签读卡器芯片已经成为研究热点。本文根据射频标签读卡器系统对频率综合器的性能要求，对各种频率综合器的架构和原理进行了深入的研究，最终选定了采用sigma-delta小数N分频结构的频率综合器。
本文对频率综合器各个重要模块，如压控振荡器、分频器、sigma-delta调制器、鉴频鉴相器、电荷泵和环路滤波器等的原理和电路结构进行了研究，选定了合适的电路结构并进行了仿真，仿真结果满足要求。对这些关键模块，尤其是VCO的版图设计也进行了探讨，并提供了频率综合器完整的版图结构。所设计的频率综合器采用0.18μm标准RFCMOS工艺实现，芯片采用LCC64封装，并专门设计了PCB板进行测试。测试得到频率综合器输出信号的相噪声为-127dBc@1MHz，跳频锁定时间为30us，频率误差小于±1ppm，核心电路的电流消耗为8mA。各项指标均优于射频标签读卡器芯片的频率综合器指标要求。