32位RISC处理器研究及实现

• 作 者: 吴艳
• 机 构: 东南大学
• 出 处: 东南大学
• 发表日期: 2006年期
• 关键词: 嵌入式处理器 ACORE数据 通路设计 数据通路设计 控制逻辑电路

随着信息技术的发展,嵌入式处理器在人们的生产生活中的应用越来越广泛。设计出具有国内自主知识产权的32位嵌入式处理器不仅对我国的战略安全具有显著意义,同时也有利于打破国外垄断,带来丰厚的市场效益。
ARM系列32位RISC处理器是目前公认的业界领先的嵌入式RISC处理器,本文的目的就是在充分研究ARM体系结构的基础上,参照ARM公司提供的数据手册,设计一款32位RISC处理器——ACORE。文中首先介绍了ARM7TDMI体系结构及其支持的指令集,ACORE和ARM7TDMI拥有一样的数据类型、处理器模式和工作状态；包含31个通用寄存器和6个状态寄存器；同时支持除协处理器指令外的ARM和Thumb指令集(V4版本)。其次详细介绍了ACORE数据通路设计,主要包含数据输入输出电路、桶形移位器、ALU设计、乘法器和寄存器堆设计；再次文中具体阐述了ACORE控制电路设计,主要包含两相非交叠时钟方案、Thumb指令解压缩、三级流水线设计、指令译码、PSR状态寄存器设计、主状态机设计和异常处理。最后文中给出了测试结果。
32位RISC处理器的设计分为数据通路设计和控制逻辑电路设计,文中数据通路设计采用全定制设计方法,控制逻辑电路采用Verilog硬件描述语言综合方式实现。设计用DC(Design Compiler)进行综合、Astro进行布局布线,建立VCS、Nanosim的联合仿真平台对其进行前端原理图仿真和后端版图仿真。
采用SMIC 0.18um Logic 1P5M 1.8V/3.3V工艺设计版图,ACORE面积为0.96mm2：测试结果表明各条指令功能正确；室温25℃下最高工作频率>150MHz。