论文部分内容阅读
高速串行接口以其高传输速率和低硬件开销等优势被广泛应用于高速数据通信系统中，因此吸引了众多国内外学者的关注和研究。本文基于PCI-Express的物理层规范，从系统指标划分、环路理论分析、行为级仿真、电路设计和芯片测试等方面对高速串行接口电路的关键技术进行了研究。主要贡献如下: (1)在系统架构方面，根据系统指标和应用场合的要求，设计了一款具有电源管理功能、扩频生成与跟踪能力、兼容2.5Gb/s与5Gb/s的低功耗收发器，其可以兼容PCI-Express物理层规范，并且易于实现工艺移植和多路扩展。 (2)在理论分析方面，通过分析-5000ppm扩频时钟的特性，推导出环路所需跟踪的最大频偏;通过线性化bang-bang鉴相器增益和环路特性，推导出抖动传输、抖动峰值、抖动容忍、抖动生成与环路参数的关系;深入分析了相位插值器的非线性特性以及正交时钟失配对环路特性的影响，为后续电路的设计和优化提供了充分的理论指导。 (3)在电路设计方面，提出了一种测量发送器输出端时间常数的方案，用于检测接收器是否连接;采用高速驱动器与低速驱动器共享输出电阻和分时工作两种方式，降低了芯片的面积和功耗;提出了非线性DAC和正交时钟校正电路以提高相位调整器的线性度;提出了信号有效性检测电路以完成电源管理模式之间的切换;提出了新型的阻抗校正电路来减小接收端阻抗不匹配引入的反射。 本论文基于SMIC55nm工艺对收发器进行了设计与流片验证。发送器面积为0.033mm2，最大电流为33mA，测试结果表明其可以通过PCI-E物理层眼图模版的测试，2.5Gb/s与5Gb/s的总抖动分别为0.051UI和0.187UI，均小于协议要求的指标0.25UI。接收器的面积为0.052mm2，电流为33.4mA，测试表明其在2.5Gb/s与5Gb/s传输速率下，均可以通过单边带扩频、双边带扩频和双边无扩频的测试，并满足误码率的要求(＜10-12)，即接收器可以实现-5000ppm的扩频跟踪。收发器整体性能优良且可以实现电源管理功能。