论文部分内容阅读
多输入多输出（MIMO，Multiple-Input Multiple-Output）雷达使用多个发射天线对目标进行照射，同时使用多个接收天线接收回波并进行信号处理。MIMO雷达的这种多个发射和接收天线的体制，使得其数据处理量比一般的雷达有了成倍增长，这就要求其实时信号处理平台有更大的传输、运算和存储性能。寻求一种更高效的硬件平台实现方法成为了一个重要的研究课题。 本文分析了MIMO雷达信号处理算法的特点，以节省硬件资源为原则确立了信号处理的算法结构。根据其实时运算的需求，完成了对MIMO雷达实时信号处理所需的硬件平台的设计和实现。 首先，设计了基于VPX总线标准的信号处理平台，可以满足对于I/O、存储带宽和并行运算能力的要求。平台由若干相同的信号处理板卡构成，有比较好的扩展性能，便于升级和维护。每片板卡上集成FPGA和DSP两种处理器，将一些多路并行的，运算数据量较大且相对规整的底层数据处理在FPGA中实现，是对传统DSP阵列板卡的一种优化措施。 然后，完成了FPGA内功能模块的设计，并对各个模块的功能和结构进行了详细介绍。对MIMO雷达信号处理算法在FPGA内的算法逻辑实现进行了重点研究，并给出了详细设计方案。其时序仿真结果以及运算性能分析结果表明，FPGA的设计满足了信号处理对于精度和实时性的需求。 最后结合MIMO雷达信号处理的流程，给出了信号处理平台的运行流程，分析了信号处理平台的运行效率，验证本文设计的信号处理平台做到了对处理器资源合理分配，能够满足MIMO雷达信号处理算法对于传输带宽、存储和并行运算能力的要求。