论文部分内容阅读
相变存储器(PCRAM)是一种利用硫系化合物材料在晶态和非晶态间的电阻差异进行数据存储的非易失性存储器，具有高速、高密度、低压操作、低功耗、低成本，制造工艺与CMOS兼容且适应于更低的工艺节点等优点，被认为是最有潜力的下一代主流存储器。然而，其独特的单元结构及操作机理使其在芯片实现上有别于现有的存储器技术。本文围绕高速低功耗PCRAM设计，提出了高速低功耗PCRAM芯片设计的整体解决方案，并最终分别实现针对独立式及嵌入式应用的高速低功耗PCRAM芯片。本文主要研究内容如下: 1.提出了全集成PCRAM的整体框架结构和芯片设计基本解决方案，包括:PCRAM存储单元、阵列及选通模块设计，PCRAM冗余及纠错模块设计，PCRAM芯片接口及控制逻辑设计，PCRAM优化配置及可测试性设计，以及PCRAM的带隙基准、VCO、ESD等基本模块设计。 2.针对PCRAM芯片的核心操作，本文研究了相变存储单元的电学操作过程，建立了基于Verilog-A语言的相变存储单元SPICE模型，在此基础上提出并实现了适用于高速低功耗PCRAM芯片的读写操作方法:在写入方面，设计了可配置形状的斜坡SET脉冲电流产生电路和带电压初始化功能的RESET电流产生电路，同时针对多通道的写入操作提出了负载隔离和偏置缓冲的多通道驱动方案及电路;在读出方面，本文详细分析了电流型读出电路和电压型读出电路的工作原理及性能，并针对PCRAM的电压回旋及读破坏效应，提出了一种电压-电流型高速低功耗全差分读出电路。 3.设计了一款基于SMIC130nm工艺的具有SRAM接口和时序的独立式高速低功耗4Mb PCRAM芯片，成功验证了PCRAM芯片基本解决方案的可行性，芯片实现的性能参数为:Read～100ns，SET～0.7mA(斜坡下降沿)/375ns，RESET～3.2mA/100ns，且在该操作参数下实现的晶圆级Bityield和Addressyield均超过了99.9％，表明芯片在整个晶圆上具有较好的均匀性和稳定性。另外，4Mb PCRAM使用了CBRW技术，大幅度地降低了PCRAM芯片的动态功耗，并使器件获得更长的寿命。 4.在基于先进工艺的大容量PCRAM设计方面，本文提出了SMIC40nm工艺平台下PCRAM存储单元和阵列解决方案，并设计了一款采用SPI接口的128Mb独立式高速低功耗PCRAM芯片。该芯片使用了阵列堆叠技术，通过分级译码控制的分级位线连接方式实现了多个存储块的并行连接，并共享外围读写电路，极大地降低了外围电路在整个PCRAM中的面积占用比例，在节约了芯片整体面积的同时有效地减小了位线寄生电容，从而使PCRAM获得了较高的速度和较低的功耗性能。 5.在嵌入式应用方面，本文采用SMIC130nm CMOS工艺设计了高速低功耗6.375Mb PCRAM芯片和4Kb PCRAM芯片。针对嵌入式系统在芯片功耗、噪声及操作速度等方面的严格要求，6.375Mb PCRAM芯片采用了端口复用技术和地址自加及锁定技术，而4Kb PCRAM芯片则采用了异步RESET技术和片内操作锁定技术。两款芯片的流片测试结果表明芯片逻辑正确、各模块工作正常。其中，未使用ECC的6.375Mb PCRAM单元成品率在99％～99.9％之间，在嵌入式系统的纠错修复下可以实现初步的应用，而基于4Kb PCRAM的嵌入式芯片则达到了46.6％的芯片成品率，实现了在特定应用中对Flash芯片的替代，并且和Flash相比具有明显的优势。