论文部分内容阅读
现场可编程门阵列(Field Programmable Gate Arrays,FPGAs)是一种大规模可编程器件,广泛应用于无线通信、消费电子、高性能运算等诸多领域。随着半导体技术的发展,FPGA芯片的集成度和复杂性迅速提高,发生故障概率增大,FPGA测试面临着巨大的挑战,本论文致力于FPGA测试相关技术的研究。
测试配置开发是FPGA测试中的重要环节之一。针对FPGA测试配置完备性的分析评价,本论文提出了一种基于配置词典的FPGA测试配置分析评价方法。相比于故障仿真的方法,该方法无需故障仿真就能准确评价测试配置的完备性,时间复杂度从O(kpn2)减少到O(kn),运行时间从数百小时缩短到几分钟,且独立于FPGA的阵列规模,同时提出的方法可以报告测试配置所有可测和不可测的FPGA资源,便于改进测试配置质量。
扫描设计是重要的可测性设计方法之一。针对FPGA芯核中的扫描链设计,本论文提出了一种可配置的FPGA;芯核扫描链设计,可以通过修改配置调整扫描链的构成。与当前FPGA中的扫描链设计相比,可配置的扫描设计更加灵活,能够处理多寄存器故障的情况,且当芯片中有寄存器故障时,可以通过修改配置将故障寄存器旁路掉,继续用于芯片的测试。
基于FPGA芯核中的扫描链设计,论文中提出了一种模板化的扫描测试方法。模板化的扫描测试方法,利用板内的扫描寄存器作为测试的可观测点或同时作为可控制点及可观测点,降低了对连线资源的需求,可以实现所有模板的并行测试,从而减少了需要的测试配置次数。同时该方法只需开发针对单个模板的扫描测试配置,就可以扩展到整个FPGA中,降低了测试配置的开发难度。
基于提出的模板化扫描测试方法,论文中详细描述了FPGA中可编程逻辑资源、可编程连线资源的模板化扫描测试过程。与当前BIST方法相比,前者需要2到3个测试阶段完成所有模块的测试,本文方法只需要一个测试阶段就可以实现所有模块的并行测试,且能在故障测试的同时,完成对故障模板的定位,所需测试配置数目减少了,50%以上。
边界扫描技术是一种应用于数字集成电路器件的标准化可测性设计方法,它提供了对电路板上元件的功能、互连进行测试的一种新方案,极大的方便了系统电路的测试。本论文研究了FPGA中的边界扫描寄存器链设计,提出了一种可配置的边界扫描寄存器链设计方案,可以根据FPGA的应用,通过修改配置调整边界扫描寄存器链的构成。与当前FPGA的边界扫描设计相比,它能够有效缩短边界扫描寄存器链的长度(至少减少1/3),提高边界扫描测试的速度。