论文部分内容阅读
高精度、低功耗ADC是目前研究的热点之一。过采样Sigma-Delta ADC以其高精度、易调谐性、易于和数字电路集成等优点在通信、音频、图像处理等领域获得了广泛的应用。然而，随着信号带宽、工作频率和模式的增加，Sigma-DeltaADC的复杂度随之增加，特别是其中的数字抽取滤波器时钟频率升高，同时需要满足多模，那么在性能、功耗折中方面的设计难度将极大的增加，实现Sigma-Delta ADC中的高速、多模、低功耗抽取滤波器成为挑战。
本论文针对应用于TD-LTE终端射频芯片的宽带多模Sigma-Delta ADC中的抽取滤波器这部分关键模块的设计与实现进行了研究。在理论分析的基础上，首先对抽取滤波器的系统结构进行了设计，确定了抽取滤波器采用多级结构实现，且每一种工作模式下的抽取滤波器共用相同的子滤波器，显著的降低了抽取滤波器的硬件实现复杂度。然后对各级联滤波器的参数分配和硬件实现结构进行了分析、比较和设计，在满足抽取滤波器设计目标下，参数分配与性能折中后采用最优的选择以降低抽取滤波器的硬件资源开销，硬件实现采用多相分解结构避免冗余的滤波运算。一方面，降低了抽取滤波器的硬件实现复杂度和功耗开销，另一方面，使抽取滤波器能够工作在更高的频率下。结合Sigma-Delta ADC的系统设计，提出了将第一级级联积分梳状滤波器工作在高频的延迟单元使用模拟电路实现，工作在降采样后低频的元件使用数字电路实现的分解实现方法，这进一步降低了抽取滤波器的硬件实现复杂度和功耗开销。最后，采用了CSD编码、共同子表达式消除法等技术对抽取滤波器的硬件实现做了进一步的优化。
本论文中的抽取滤波器设计与实现贯穿了从数字前端到数字后端整个流程。采用中芯国际(SMIC)130nm1P8M CMOS工艺进行流片，版图核心面积为0.46×0.46mm2。当1.2V电源供电，Sigma-Delta调制器的输出采样频率分别为624MHz、312MHz、208MHz时，抽取滤波器整体功耗分别小于4.6mW、2.3mW、1.5mW，在信号带宽范围内的信噪比均达69dB，满足设计指标要求。最终，该抽取滤波器与Sigma-Delta调制器在TD-LTE收发机中实现了单芯片集成。