论文部分内容阅读
CMOS技术按照摩尔定律不断发展以获得性能和集成度上的提高。当器件尺寸缩小到纳米尺度之后，由泄漏电流导致的功耗问题日益严重起来，逐渐成为制约集成电路发展的瓶颈。为了解决这一问题，以IMOS器件为代表的一类低功耗器件的研究逐渐成为关注的焦点。然而，在成功进入应用领域之前，关于IMOS器件的工作机制、电学特性和工艺制备等方面仍然有许多问题亟待解决。本文以IMOS器件为研究对象，详细地研究了其工作机制，分析研究了几种改善器件电学特性的结构，并对器件的制备工艺进行了改进，实验制备了三种结构的IMOS器件。主要研究内容如下：
⑴针对IMOS器件输出特性不饱和的特点，分析指出，载流子碰撞离化系数a随电场E的不饱和效应是造成器件输出特性不饱和的物理根源。详细地分析了IMOS器件的各结构参数对电学特性的影响，研究结果表明，硅膜厚度TSi、碰撞离化区长度Li和源端偏压V。是影响器件电学参量，尤其是亚阈值斜率的关键参数。为了研究器件开关变化瞬间栅下沟道区反型层载流子的来源，利用瞬态分析方法，研究了漏极瞬态电流随栅极瞬态电压的变化趋势，结果表明，在器件开启时，首先由漏区向沟道注入载流子形成反型层，接着，i区分压增大触发雪崩倍增效应，碰撞产生的载流子漂移注入沟道，由漏端收集。对p沟道IMOS器件和n沟道IMOS器件的开关特性进行了比较，分析指出，空穴的碰撞离化系数随电场的变化率da/dE小于电子的变化率是造成p沟道IMOS器件亚阈值特性差于n沟道器件的物理根源。最后，对IMOS器件和TFET在结构和电学特性上的差异进行了比较分析。
⑵对几种可以改善IMOS电学特性的器件结构进行了分析研究。针对IMOS器件驱动能力小的缺点，研究了双栅(DG) IMOS器件对驱动能力的改善特性。研究表明，DG UTB IMOS器件利用前栅和背栅的电势耦合作用进一步提高了栅压对沟道电势控制的有效程度，而采用UTB结构则可以实现沟道体反型，使i区有更大的区域发生雪崩倍增，以向沟道提供更大数量的载流子，从而大幅度提高了器件的电流驱动能力。针对IMOS器件正常工作时所需外加的源漏偏压IVdsl过高的缺点，研究了应变硅(sSi) IMOS器件对器件工作电压的改善特性。研究表明，在i区引入应力后，硅的能带结构受应力的调制而导致禁带宽度Eg减小，有效地降低了器件的工作电压。考虑到施加应力的方法，利用SiGe技术在xy方向和yz方向的双轴拉应力对器件工作电压的降低最为有效。针对实际制备的器件受到较大源漏串联电阻Rsd的影响而使源漏工作电压IVdsl进一步增大的缺点，提出了SB-IMOS器件的概念。研究表明，理想SB-IMOS器件可以达到与理想的常规rMOS器件可比拟的电学特性，而在实际工艺制备时，则具有如下优点：大大减小了源漏端的尤其是源端的串联电阻，改善了由寄生造成的工作电压上升的缺点；消除了源区杂质在退火时向i区的扩散，使器件的电学特性得到了进一步的改善。
⑶制备了三种结构的IMOS器件并对其电学特性进行了比较分析。结果表明，常规流程利用光刻定义栅长Lg和i区长度Li，因此所制备器件的电学特性受到了光刻最小线宽和套刻偏差的严重影响。采用单侧墙工艺来定义Li，可以较为精准地确定Li，从而保证了器件电学特性的稳定性和可靠性。测试结果表明，实际制备出的Li～500nm、Lg～2μm. Tox～4.5nm的p沟道IMOS器件，给定20V的源偏压条件，在栅压Vg变化10mV范围内，漏电流Id变化了约3个数量级，亚阈值斜率SS约为3.3mV/dec，体现出了非常陡峭的开关特性。为了验证采用肖特基势垒源漏结构降低IMOS器件工作电压的概念，同时制备出了源端单SB-IMOS器件。测试结果表明，SB-IMOS器件大大减小了源漏串联电阻的影响，使IMOS器件的源漏电压IVds｜降低了约30％。最后，分析评价了一种自对准工艺流程，对基于北京大学微米/纳米加工技术国家实验室的工艺条件制备IMOS器件过程的一些细节问题进行了优化考虑，为后续制备流程提供了有效的指导。