论文部分内容阅读
图像采集与处理系统一直以来备受数字系统设计领域的关注，传统的以单片机为控制核心的图像采集处理系统集成度低、功能单一、处理的速度不高，难以满足现今对图像采集处理系统高性能的需求。为了解决这一问题，本文系统中选择内部逻辑资源丰富、具有良好可编程特性的现场可编程门阵列FPGA芯片作为图像采集控制的处理器，用它来完成对采集处理系统的全程控制，并在FPGA内部用硬件描述语言对中值滤波算法及卷积算法进行了改进和优化。 本设计构建了基于FPGA的图像采集与预处理系统，主要由CMOS图像传感器模块、SCCB控制器模块、以SDRAM控制器为核心的图像缓存模块、纯硬件实现的UART模块、图像降噪预处理模块以及客户端数据接收和编码显示处理模块等构成，设计了图像采集系统的硬件电路，并且实现了软件控制处理程序。 SCCB接口是对图像传感器工作方式配置的接口，系统利用FPGA的两个普通I/O口来模拟SCCB时序，最终在FPGA内用同步有限状态机实现了SCCB控制器的设计。首先，系统根据图像传感器输出的同步信号在FPGA内用硬件逻辑的方法生成各控制信号，完成了有效图像数据的获取及存储。然后，利用改进型的快速中值滤波算法对获取的数据在FPGA中进行降噪预处理，提高了图像预处理速度，并利用模块化的设计方法设计了便于图像帧存储的SDRAM控制器，其中为了解决异步时钟域引起的亚稳态，还设计了两个异步FIFO进行数据缓冲。接着，系统用Verilog HDL以纯硬件的方法实现了UART，达到了数据的有效传输。最后，利用VC++实现了串行通信编程及图像的编码显示处理及存储，并对FPGA图像预处理中用到的卷积运算进行了分析与优化。 测试结果表明本系统能够较好地实现图像采集与预处理功能，采集系统前端速度较快，改进的图像预处理算法能够达到预期结果，为后期的功能扩展及图像处理算法的优化奠定了良好的理论基础且积累了实践经验。