论文部分内容阅读
在系统级芯片时代，SOC(System On Chip)常采用基于IP核(Intelligence Property Core)的设计和复用的方法。因此超大规模集成电路设计正步入一个IP整合的时代。
本论文研究工作属于企业研发的一款通信处理芯片的一部分。首先，对相关的理论概念进行了研究，包括SOC、IP、主流验证技术、计算机存储体系和动态随机存储器SDRAM(Synchronous Dynamic Random Access Memory)。然后，对设计需求进行分析并制定设计规范，采取模块化设计，用Verilog硬件描述语言HDL(Hardware Description Language)对所设计模块进行描述，并进而完成单模块验证。最后，将所设计模块集成到整个SOC体系中，进行系统级验证。本文以Cadence系列EDA软件、Modelsim、Synplify Pro等作为主要设计和验证工具，对设计中的主要模块进行了较为详细的理论研究并给出了实现方式，并完成了单模块和全系统验证平台的搭建、相关验证组件的开发和测试程序的编写。