论文部分内容阅读
由于纳米硅（nc-Si）双势垒结构的材料、工艺与现代微电子技术高度兼容，以及由于量子尺寸效应所产生的许多新的物理现象，使得nc-Si双势垒结构成为许多纳米电子器件的基本结构，具有重要的潜在应用前景，从而引起世界范围的关注。同时，研究这些半导体纳米结构中的新颖物理现象，也会推动低微凝聚态物理的完善与发展。虽然已经有人利用STM和AFM进行单个Si量子点输运特性的研究，但是到目前为止，还很少有利用电容一电压（C-V）方法研究室温nc-Si量子点阵列双势垒结构的能级结构和库仑阻塞效应的报导。在本文中我们利用C-V方法研究nc-Si量子点阵列SiO<,2>／nc-Si／SiO<,2>双势垒结构和SiN／nc-Si／SiN<,x>双势垒结构的纵向输运特性，重点研究其中的共振隧穿和库仑阻塞现象。
（一）利用等离子体氧化方法制备厚度可控的超薄SiO<,2>介质膜。利用FTIR、XPS和X-TEM对氧化层的结构性质进行表征。利用C-V和I-V测量研究超薄SiO<,2>介质膜的电学性能。实验结果表明利用等离子体氧化方法制备的SiO<,2>薄膜满足纳米器件对隧穿势垒层质量的要求。此外，利用文献报导的修正C-V方法（双频电容法、迈斯耶外推法、C-V模拟器等）测算SiO<,2>薄膜厚度，并与多波长椭圆偏振仪的测量结果比较。
（二）利用layer-by-layer生长技术和等离子体氧化方法原位制备nc-Si量子点阵列SiO<,2>／nc-Si／SiO<,2>双势垒纳米结构。其中SiO<,2>层的厚度为2～5nm，nc-Si晶粒的大小为3～7nm。此外，利用PECVD淀积技术并结合热退火方法制备nc-Si量子点阵列SiN<,x>／nc-Si／SiN<,x>双势垒结构，其中SiN<,x>层的厚度为5～30nm，nc-Si晶粒的大小为2～10nm。通过Raman、AFM、平面电镜和剖面TEM等手段对样品进行表征。
（三）利用C-V测量研究隧穿层较厚的SiO<,2>／nc-Si／SiO<,2>和SiNx／nc-Si／SiN<,x>双势垒结构的电荷存储效应。在C-V曲线中观测到迴滞现象，并且在外加恒定直流电压后，C-V曲线的平带电压出现明显的移动。而在不含nc-Si的MOS样品和原始淀积的SiN<,x>／a-Si／SiN<,x>样品的C-V曲线中未出现迴滞现象，加恒定电压后也没有观察到平带电压的移动。实验
结果证明C-V迴滞现象和平带电压的移动是由于nc-Si晶粒存储了电荷的缘故。并用F-N隧穿机制解释电荷注入nc-Si的过程。 （四）利用C-V方法研究nc-Si量子点阵列SiO<,2>／nc-Si／SiO<,2>不对称双势垒结构和SiN<,x>／nc-Si／SiN<,x>不对称双势垒结构的共振隧穿和库仑阻塞现象。
在室温下首次观察到nc-Si量子点阵列不对称双势垒结构中由于电子共振隧穿进入nc-Si的分立能级所引起的电容峰现象；用能带和等效电路模型解释形成电容峰的机理；计算了电容峰面积所对应的电荷数，证实每个电容峰对应电极下每个nc-Si中注入了一个电子。根据电容峰之间的直流偏压间隔，利用电压-能量转换关系，计算电容峰之间的能量间隔（对应库仑充电能），得到的结果与利用量子点电容模型计算所得的库仑充电能的结果一致。
研究不同nc-Si尺寸（分别为7nm和3nm）的SiO<,2>／nc-Si／SiO<,2>不对称双势垒结构样品的C-V特性，观察到明显的量子尺寸效应。nc-Si尺寸小的样品中的库仑阻塞效应明显大于nc-Si尺寸大的样品中的库仑阻塞效应。
研究退火温度对nc-Si量子点阵列SiO<,2>／nc-Si／SiO<,2>不对称双势垒结构样品的C-V特性的影响，发现高温退火明显提高nc-Si尺寸的均匀性，并且晶粒尺寸变大。
研究变温测量对C-V特性的影响，发现室温下的电容峰在低温下强度增加；另外，由于热涨落等因素的影响在低温下减弱，室温下较宽的电容峰在低温下分裂成两个分立而尖锐的电容峰。