论文部分内容阅读
随着电子技术的飞速发展,电路板测试技术也出现了重大变革,一项新的电路板PCB板上的IC之间的互连测试技术在20世纪末诞生并且得到了迅速广泛的应用.这项测试技术就是由IEEE-1149.1标准,又称JTAG规范规定的边界扫描测试技术.JTAG规范不仅推动了可测试性设计的发展,大大降低了电路板测试的成本和时间,而且为芯片内部寄存器提供了一种方便有效的"下载"和"读取"方式.北京谱仪三期改造工程的时间飞行谱仪(TOF)电子学系统设计中采用了目前世界上最先进的时间数字转换器——HPTDC(High Performance TDC),该芯片强大而又复杂的功能模式的选择是通过对芯片内部大量的数据寄存器进行JTAG"下载"来完成.同时,HPTDC带有边界扫描功能,可以做可测试性设计.该论文将比较详细的介绍JTAG技术在TOF电子学中的研究和应用,并比对边界扫描测试机制的应用做了比较基础、初步的研究和试验.论文由五章正文和三章附录组成.论文的第一章是绪论部分,简单介绍了JTAG规范的发展背景,边界扫描测试的基本思想、特点、优势,边界扫描技术的应用前景以及TOF电子学中JTAG技术的应用背景.论文的第二章对JTAG规范做了简单扼要的介绍,从边界扫描器件的结构、JTAG指令和边界扫描描述语言三个大的方面对JTAG规范的基本原理,电路结构,运行机制以及其他辅助工具做了比较详细的讨论.论文的第三章专门介绍了边界扫描测试算法,首先从边界扫描测试机制的角度对电路连线"网络"进行分析,然后讨论了两种最典型的测试:互连测试和Cluster测试,对这两种测试的基本原理做了详细的分析和讨论.最后,分析了可完全边界扫描测试电路和部分可测试电路的测试模型以及算法,并给出了目前常用的测试算法举例.在论文的第四章中,详细介绍了基于计算机并行口的JTAG控制器的设计.文章首先介绍了并行口方式JTAG控制器的设计原理,然后介绍JTAG控制器接口的硬件设计,最后介绍JTAG指令的时序设计和JTAG控制器的软件设计.在论文的第五章中,详细介绍了硬件设计JTAG控制器的一种设计方案,即基于VME总线采用TBC(Test Bus Controller)为核心芯片的VME-JTAG控制器的设计方案.该章给出了总体的VME-JTAG控制器的设计思路和方案,简单介绍了TBC的功能,给出了硬件逻辑FPGA的设计和系统软件设计.最后,文章给出了系统的测试结果报告,对系统的工作性能做了定性的分析.附录1是边界扫描寄存器单元类型介绍,是第二章JTAG规范介绍一个重要的补充;附录2是BSDL文件的一个示例,对了解BSDL语言和BSDL文件有很大的帮助;附录3是HPTDC JTAG控制器软件使用手册,详细介绍了HPTDC JTAG控制器的软件设计.