论文部分内容阅读
随着对电子产品高性能、低功耗、小尺寸和低成本的要求越来越高，线路间的距离正在不断减小。由于普通焊球受技术本身限制，焊点间的节距无法进一步缩小，而柱形铜凸点(Copper pillar bump)由于其尺寸更小且电学性能优异等特点成为产业界重点关注的技术。相对于普通焊料，柱形铜凸点材料的刚度较大，因而在采用柱形铜凸点结构时，芯片会产生更严重的可靠性问题。尤其当芯片内的层间电介质使用低介电常数材料(Low-K)时产生的可靠性问题将更加突出。Low-K材料是一种带有孔隙的网状结构，这种结构的机械强度较低、粘附力较差，因此在封装工艺过程中，芯片-封装互相作用(Chip Package Interaction，CPI)产生的可靠性问题更为明显。这种CPI问题已经成为学者们所关注的重点，针对这一关键问题，可通过有限元仿真方法对其结构因素进行分析并优化，进而减小柱形铜凸点封装对Low-K层的影响，以提高封装可靠性。 本文首先筛选出柱形铜凸点封装各个主要结构，利用ANSYS有限元软件建立仿真模型，分别对芯片厚度、芯片尺寸、基板厚度、基板尺寸、聚酰亚胺(Polymide，PI)厚度、PI开口大小、铜柱高度、铜柱直径、焊料高度与氧化层开口大小等结构进行单因素分析，提取出Low-K层中的第一主应力与剥离应力分别进行分析。通过有限元进行仿真分析，发现在工艺窗口内，芯片厚度、芯片尺寸、铜柱直径、铜柱高度、焊料高度与PI开口大小影响较为显著，Low-K层的应力变化幅度较大。通过对筛选出的结构因素进行实验设计分析，得到了各个结构变量对封装Low-K层应力的影响显著性，并得到了各个结构变量的最优组合设计。 为了更加准确地分析柱形铜凸点中Low-K层的破坏形式，本文利用ANSYS软件中的切割子模型法，建立了柱形铜凸点封装中Low-K层的二级子模型以详细分析Low-K层中的裂纹形式及裂纹萌生的风险。通过对比优化前后柱形铜凸点封装的裂纹能量释放率，可以发现最优组合的柱形铜凸点封装中Low-K层内部各个界面的能量释放率得到大幅度的减小。