论文部分内容阅读
采用MEMS技术制作的微加速度传感器因体积小、精度高、易于与CMOS实现的检测电路集成等优点而得到广泛的关注和研究。本文针对采用三明治结构微加速度传感器的数字接口电路进行研究，提出了基于FPGA的∑—△闭环调制接口电路，分别对二阶、三阶电路进行了PCB板级测试，并对多比特∑—△闭环调制接口电路进行了初步的研究。 本文对∑—△闭环调制接口电路进行了数学建模分析。针对三明治微加速度传感器的特点，分析了PD相位补偿单元对系统稳定性的影响。合适的PD补偿单元通过改变系统零极点的分布，可以提高系统稳定性。针对∑—△闭环调制接口电路结构，分别分析了机械热噪声、模拟电路噪声及系统量化噪声。分析得出∑—△接口电路的性能主要受量化噪声的影响。 为了简化模拟电路的电路结构并减小模拟电路噪声，本文提出了基于FPGA的∑—△闭环调制接口电路。通过对电容电压转换电路的输出进行模数转换，系统可以将PD相位补偿电路、级联积分电路及量化电路采用数字电路实现。随后本文对二阶和三阶∑—△闭环调制接口电路进行数学仿真。仿真结果表明，当过采样率为32时，二阶系统本底噪声为-87dBV/Hz1/2，三阶系统本底噪声为-107dBV/Hz1/2。 根据理论分析，分别设计并测试了基于FPGA的二阶、三阶∑—△闭环调制接口电路的PCB板级验证电路。通过对PCB板级电路进行测试，验证了该结构的可行性，并证明了提高系统阶数能够有效的降低系统量化噪声。其中，二阶电路系统基带内本底噪声为-65dBV/Hz1/2，三阶电路本底噪声为-78dBV/Hz1/2。由于电路采用分立器件进行搭建，同时系统为单端输入结构，系统噪声较大，对性能有较大影响。 本文在最后对多比特量化的∑—△闭环调制接口电路进行了分析。通过对多比特量化系统进行分析，可知量化器量化位数每增加一位，系统动态范围增大6dB。同时由于多比特量化具有更准确的线性增益，系统稳定性估算更准确。对多比特量化∑—△闭环调制接口电路进行了仿真，得到2比特量化系统的本底噪声为-93dB，3比特为-100dB，4比特为-105dB，量化器位数每增加一位，本底噪声平均降低6dB。仿真结果同时表明，当输入信号大于5g时，超出系统量程，系统会引入较大的高频谐波干扰，从而严重影响系统的性能。