论文部分内容阅读
随着集成电路制造工艺进入纳米尺度，集成电路的性能和集成度均以几何速度飞速增长。而随着特征尺寸的缩小，严重的工艺偏差导致集成电路性能及成品率的恶化，可制造性设计和成品率问题已成为纳米集成电路设计的致命性难题。用于制造铜互连的大马士革工艺主要包括光刻(lithography)、刻蚀(etch)、电化学淀积(Electroplating)和化学机械抛光(Chemical Mechanical Polishing)等。其中ECP工艺和CMP工艺会使互连线及层间介质在厚度方向上产生偏差，进一步对后续光刻步骤、互连线电学性能以及最终芯片的成品率造成不良影响。因此，化学机械抛光工艺已成为影响集成电路性能和成品率的重要因素之一。
为解决化学机械抛光工艺所带来的可制造性和成品率问题，一方面需要研究化学机械抛光工艺过程，建立精准的CMP工艺模型，提供准确的厚度偏差信息;另一方面，也需要在设计阶段考虑互连线CMP的可制造性问题，建立版图模式与CMP后厚度偏差的对应关系，从而更好地优化版图模式，提升芯片的成品率。本论文在十一五国家重大专项课题支持下，对铜互连化学机械抛光工艺建模展开研究。论文的主要贡献如下:
1.分析了影响芯片表面平坦性的两个工艺阶段:电化学镀铜和化学机械抛光，从原理、工艺过程、模型等方面对这两个工艺阶段进行研究，讨论了在两个工艺过程中版图模式对芯片表面厚度的影响。回顾了现有了CMP工艺模型的主要研究趋势，由于物理模型的计算复杂不适用于指导电路设计等缺点探讨了本研究的必要性和可行性。
2.从图形角度研究了互连线线宽和间距对平坦性的影响，将图形划分为不同情况进行了具体分析，论述了芯片表面形貌与版图模式的关系，提供了描述铜CMP中关键图形相关性的方法。
3.根据芯片表面形貌与版图模式的关系，结合二维数据点的局部插值算法提出一种与版图模式相关的铜互连化学机械抛光数学模型，避免了现有的物理模型的复杂计算过程。
4.通过工艺实验和测试，取得与pattern结构（包括线宽、间距等）相关的表面形貌数据并深入分析，建立了反应相互关系的查找表，检验了本模型的理论基础，用数据验证了本模型的有效性和精确性，有效地简化了化学机械抛光仿真运算。