论文部分内容阅读
随着当代集成技术与互连技术的高速发展，芯片内部、芯片之间和电路板间相互通信的时钟频率都得以大幅度的提高。而与此同时，在这些高速电路中也产生了严重的传输线效应以及其他一些电磁场问题。为了建立一个高效可靠的高速数据系统，确保数据的正确传输，对信号完整性的研究逐渐成为当代互连设计技术中的一个热点问题，近来倍受关注。本课题主要研究了LVDS高速背板的特性，并分析了其信号完整性问题。在本文中首先概述了信号完整性的研究背景，接着介绍了高速电路设计中的几种典型的信号完整性问题，然后介绍了LVDS高速背板的设计，并给出了仿真和实测的波形，最后介绍了演示系统的测试方案，给出了眼图和误码率测试的详细的程序框图。
本文的研究重点为LVDS高速背板的仿真与设计，板内和板间互连的眼图和误码率的测试程序。仿真采用了业界使用最为普遍的Cadence的SPECCTRAQuest工具，在实验背板上设计了10多种不同类型的传输线进行研究，测试程序采用Verilog语言进行编写。最后将这些程序下载到LVDS演示系统中进行了调试，测试结果达到了预期的设计指标。