论文部分内容阅读
本论文通过分析电容式微加速计中的时序电路，以及锁相环的基本原理，提出了一种适用于电容式微加速计的低频率抖动、低功耗的电荷泵锁相环电路，利用华润上华0.5μmCMOS工艺参数设计并制作了电荷泵锁相环电路。 本电路采用标准电荷泵锁相环结构，并具有开放性，主要包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和输出缓冲放大器。论文从电荷泵锁相环的各个部分的要求和特点入手，详细分析了各部分电路的优缺点，并据此优化设计各部分电路。分别采用了消除死区的鉴频鉴相器、具有克服电荷共享效应的电荷泵电路和具有较强抗噪声能力的压控振荡器。同时考虑到系统稳定性，可通过输出缓冲放大器对环路滤波器进行扩展，在IC外部增加有源或无源环路滤波器，使锁相环系统稳定。 经过仿真验证，本设计在以理想时钟源为参考信号时，系统锁定时间为68.33μs,输出频率抖动为35.721Hz，周期抖动为142.89ps；相对抖动为0.0714‰；以RC环形振荡器为参考信号时，系统的锁定时间大约为74.12μs，而输出频率抖动为115.21Hz，周期抖动为371.22ps；相对抖动为0.2068‰；环境温度在-40℃～80℃之间变化时，频率抖动39.661Hz；锁相环的整体功耗小于18mW。 以本设计代替RC环形振荡器使得微加速度计系统时钟的频率稳定度从0.67kHz改善到0.12kHz以下，频率抖动只有原来的1/5，降低了微加速度计的系统噪声，从而提高了分辨率，增加灵敏度。