论文部分内容阅读
近年来，RFID正在逐渐普及，预计在不久的将来，RFID将在物流，供应链，交通运输和自动识别等各种和人们的生产生活密切相关的诸多领域广泛应用，并具有极其巨大的市场需求量。目前，成本问题仍然是阻碍RFID广泛应用的主要障碍，因此迫切需要设计出高集成度，低成本的RFID读写器芯片，以适应市场的需求。
本文根据EPC协议，针对UHF RFID读写器芯片，设计了一款高性能的PLL。该PLL基于CMOS工艺实现，便于与数字电路共同集成在单一芯片上。本文根据相关协议规定，制定了合理的性能指标，并在设计过程中根据性能指标对噪声，面积和功耗等重要参数进行了细致的优化和折中。对于VCO，2分频器，电荷泵这些电路结构灵活多变，而又对整体性能十分重要的模块，本文根据具体需要对各种电路结构加以比较后进行了合理的选择，并获得了很好的性能，其中VCO以及2分频器的相噪声，优于绝大多数参考文献中的设计。本文对PLL系统中的VCO，2分频器，鉴频鉴相器，电荷泵，环路滤波器等核心模块，以及∑△调制器，预分频器，可编程计数器，输出缓冲期，单端-差分转换器，带隙基准电流源等辅助模块的设计加以详尽的阐述，并且对相关的协议规定，工艺偏差和温度变化的影响以及封装的影响进行了仔细的分析和讨论。
本文设计的PLL采用了TSMC0.18μm RF CMOS工艺进行加工制造，经测试，除预分频器需要降频工作外，PLL的各个模块都能良好工作。本文在版图设计中使用保护环和深n阱对RF模块和数字模块加以隔离，测试表明，尽管RF模块和数字模块距离很近，但隔离效果良好，没有引入明显的噪声。