论文部分内容阅读
本文旨在探索为实现视频解码芯片的模拟前端而作的箝位电路设计。重点论述了在CMOS工艺下视频箝位电路的功能实现及设计方案。因为8－bit箝位电路最主要由一个8位的D/A（digital analog converter可简写为D/A）和一个与之相配的单端变全差分信号的运放来实现。因此，这也是本文着重论述之处。对于8 bit D/A，并且对于速度和范围并没有什么特殊的要求。但是，本次设计所采用的是UMC 0.18μM CMOS工艺，并且模拟时考虑模型变化，温度及电源变化多达45种组合的情况下（后来经选出9种最坏情况作模拟），保证95％以上的成品率，这就对设计提出了很高的要求。通过对电压型、电流型、电容型和混合型D/A的介绍，让我们对D/A的类型、特征及发展有了一个比较清晰的认识。然后分别对其进行具体电路的描述，并给出仿真结果。再对这些D/A进行功能对比，以明确其优劣。通过对比，可以得出结论，混合型D/A必然会在高精度、高速D/A设计中占具重要地位，并在10位以上的精度的D/A设计中得到广泛的应用。文中还介绍了运放的设计方法。本文对本设计中所采用的单端运放和单端变双端的全差分运放，作了比较详细的介绍和说明。特别是单端变双端的全差分运放电路设计，是本文提出的，目前在国内外的相关文献中未见发表。电路及系统的设计最后用CADENCE的affirma analog circuit design environment进行模拟，结果表明各项指标都达到和超出了设计要求。