论文部分内容阅读
随着芯片上可利用的晶体管资源的爆炸性增长和片上连线延迟的日益加大，片上多核处理器的设计不可阻挡地成为当今处理器设计的主流。而功耗的限制已经成为目前处理器设计的首要制约因素，多核处理器的设计也需要深入考虑由于功耗带来的诸多问题，我们不能再一味追求处理器的高性能，而是需要考虑功耗与性能的平衡，即多核处理器的功耗有效性。本文对多核处理器的功耗有效性技术进行了深入地研究，在多核处理器的性能和功耗评估、动态调节电压频率的算法和高效能的片上互联网络等功耗有效性研究方面有创新性的工作，为进一步的研究工作奠定了坚实的基础。
本文的工作总结如下：
1.实现了一个准确快速的多核处理器的性能和功耗评估工具。首先，设计并实现了多核处理器的用户级性能模拟器。该多核模拟器完整模拟了基于目录的Cache一致性协议和存储转发式片上互联网络的结构模型，详细地刻画了由于系统乱序处理各种请求应答和请求之间的冲突而造成的时序特性，可以对多核处理器的各种重要性能指标进行评估和向功耗评估工具提供必要的结构信息；其次，在分析了现有结构级功耗评估方法的缺点的基础上，提出了一种基于物理反标的功耗建模和评估的新方法，并结合上述的多核性能模拟器实现了该方法。该方法将基于综合的、以标准单元库和静态电路为主的处理器作为主要研究对象，通过参数化RTL和物理反标的方法对于处理器中的基本单元块提取出功耗值并组成功耗模型库；同时，上层的功耗模拟器结合处理器的结构特点，将处理器各模块映射为基本单元块的组合，利用性能模拟器统计出的模块翻转信息对处理器功耗做出快速准确的评价，为多核处理器的功耗有效性设计提供了快速、灵活、高效的研究平台。
2.提出了一种适用于多核处理器的DVFS算法。本文以采用全局异步局部同步(GALS)结构的多核处理器为目标，设计出一种DVFS算法——基于投票选择的延迟决定算法。这种DVFS算法根据各处理器核上运行的程序行为记录得到处理器结构信息，按照投票策略组织这些信息来动态调节各处理器核的电压和频率，从而降低处理器运行时的功耗和提高功耗有效性。根据实验结果统计，采用上述方法的多核处理器运行负载程序时，功耗节省了23.4％，而性能仅下降9.9％。
3.提出了一种高效能的片上互联网络结构。片上互联网络的功耗是多核处理器的整体功耗的重要组成部分，本文针对多核处理器的片上互联网络上传输的信号进行分析，发现在互联网络上传输的数据中信号为0的可能性比信号为1的可能性大得多。结合互联网络的这种特性，提出了零有效的高效能片上互联网络设计，在该设计中互联网络传输0信号时的功耗比传输1信号时的功耗低得多，而且性能损失很小，从而提高了片上互联网络的功耗有效性。根据实验结果，该零有效的片上互联网络平均可节省31.7％的功耗，而性能降低仅有5.8％。
本文针对片上多核的处理器设计，在相关的功耗有效性研究上取得了一些有意义的成果，这些成果具有较好的实用性，可以为龙芯3号多核处理器的设计提供参考和借鉴。