论文部分内容阅读
为了防止ESD失效，学术界和工业界做了大量的努力，从ESD的物理机制的研究到开发出相应的保护结构及电路等，可以说取得了相当大的成效，但是随着器件尺寸正在从传统的深亚微米向45和22纳米方向发展，ESD保护面临着更严峻的挑战。从微观上来看，器件尺寸的缩小将导致器件击穿电压变低，使其更容易受到ESD的损害；而同时栅源击穿电压甚至接近漏源击穿电压，使得以前的ESD保护设计方法在一定程度上已经不再适用。从宏观上来看，系统集成度也在不断上升，同一块PCB板上会集成更多的芯片，使得PCB板的寄生电容非常大，可以储存更多的静电电荷，同时不同芯片的相互干扰也越来越严重，这意味着系统面临的ESD危害变得更为严重。
所以，我们需要在ESD保护关键技术的研发以及应用上投入更大的力量。通过对ESD现象的深入研究，如大电流注入时的击穿特性，表面电流集中效应，栅极偏置效应，衬底偏置效应等，开发出基于器件物理的，利用器件本身存在特性，通过在栅极偏置与衬底偏置间引入时间差的概念，达到既降低ESD保护电路的触发电压与增强放电MOS管的均匀导通性，又减小误触发机率与减小漏电流。
本文亦提出了一个比传统片电荷模型更加精确的基于电势的新模型。首先通过求解泊松方程，最终推导出更精确的电流表达式。通过与Charge-Sheet模型，Pao-Sah模型的比较，可以证明我们的模型在不同的掺杂浓度，不同的外部偏置条件下，具有比Charge-Sheet模型更高的精度。为了简化，我们并没有包含短沟道效应与量子效应。