铁沾污对晶界复合活性的影响及H钝化研究

来源 :第十六届全国半导体集成电路硅材料学术会议 | 被引量 : 0次 | 上传用户:silawangyue
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文利用特殊的单个晶界的键合样品,结合少子寿命的测试及相关理论研究了硅中最常见金属杂质铁对晶界复合活性的影响。研究发现,铁沾污会引起晶界复合活性的提高,不同状态的Fe杂质引起的晶界复合活性的升高程度不同。对于间隙态Fe杂质,沾污温度越高,也即Fe杂质浓度越高,晶界复合活性的提高幅度越大。经过适当的热处理,使得间隙态铁转变为沉淀态后,晶界复合活性都得到一定程度的下降,说明间隙态的Fe原子对晶界复合活性的影响要大于沉淀态的铁杂质。H钝化以后,由间隙态Fe原子引起的复合活性可以得到大幅度的降低,而沉淀态的Fe引起的复合活性升高本省相对较小,因而H钝化效果也不明显。
其他文献
电磁脉冲(Electromagnetic Pulse, EMP)武器以其破坏性在现代电子对抗中展现了显著的作战效能。本文从电磁脉冲武器的作战机理和破坏效能出发,用EDA 仿真软件模拟了电磁脉冲环
会议
随着各国经济的发展和世界全球化趋势的演变,各国都在进一步加强本国的宏观经济管理力度。社会化大生产条件下,市场本身无法调节的缺陷需要国家适度的干预和调控,我国若想提高综
本文首先对传统贷款决策流程予以图文并茂的解释,得出传统贷款流程的弊端与不足,以此引出银行信贷业务的流程化和标准化的要求。接着详细的描述了作者本人对信贷工厂的看法,即信
本文报告了用于SOC设计的新一代先进纳米集成电路CMOS模型---ULTRA-B的研究和发展的主要内容:完整MOSFET表面势方程基本原理的推导;MOSFET表面势的物理解;基于物理的电流解析方
会议
介绍了一种互补双极工艺的关键器件VPNP的性能优化技术,在工艺和器件仿真的基础上,采用原发于改善高速NPN管性能的SIC技术,应用于VPNP管性能的优化。使亚微米的VPNP管的特征频率
提出了一种全差分型的CMOS动态比较器,该动态比较器是由采样电路、预防大器和动态锁存器构成。采样电路和预放大器首先完成对输入信号的采样、放大, 再由动态锁存器完成对信号
会议
已有的研究结果表明,抬高源漏和凹陷源漏结构对于减小UTB SOI器件串联电阻有较好效果,但对这两种结构中开态下载流子输运影响的研究很少。本文采用全能带蒙特卡罗器件模拟方法
产业结构变动对地区经济增长具有重要影响.通过协整分析和格兰杰因果检验的实证分析发现四川省三次产业的产出、就业结构变动与经济增长之间存在长期稳定的均衡协同关系;产出
本文结合SMIC-0.18um Silicide CMOS工艺集成电路ESD保护的需要,针对全芯片电源ESD保护和一般I/O ESD保护设计特点,展开对MOS器件及二极管器件用于ESD防护的设计研究。分别考察
本文对机械设备的故障的诊断和排除方法做了阐述.