【摘 要】
：
耦合线滤波器常用于微波系统中,传统的平行耦合线滤波器为了达到良好选频性能常常采用高阶切比雪夫滤波器实现,因此可调参数较多,设计及仿真优化过程复杂,很难保证良好的带内
【机 构】
：
电子信息与电气工程学院,上海交通大学,上海200240
【出 处】
：
2016年上海市研究生学术论坛——电子科学与技术
论文部分内容阅读
耦合线滤波器常用于微波系统中,传统的平行耦合线滤波器为了达到良好选频性能常常采用高阶切比雪夫滤波器实现,因此可调参数较多,设计及仿真优化过程复杂,很难保证良好的带内驻波.为了提高滤波器通带特性,介绍了一种新的优化设计方法,通过加入端口匹配枝节很大程度上改善滤波器带内驻波.文中进行了一系列仿真对比实验,成功验证了端口匹配枝节具有改善滤波器带内驻波,并且简单易行工程实用性强等特点.先按传统理论方法设计好的平行耦合线滤波器作为参考模型,保持参考滤波器的尺寸不变,提取参考模型的S参数,在史密斯圆图上进行匹配设计.具体措施为在滤波器两端端口处加一段合适尺寸的匹配枝节,使得通带内达到良好的匹配.因为不改变原滤波器内部尺寸,所以调节方法简单易行,具有较强的工程实际意义.
其他文献
In this paper, the impacts of ionizing radiation on the gate induced floating body effects (GIFEBs) and low-frequency (LF) noise for the 130nm partially dep
Ultralow dielectric-constant (κ) porous SiCO(H) films were prepared using C7H18O3Si (MTES) and C 10H16 (LIMO) precursors by plasma enhanced chemical vapor
In this paper, a low offset high gain high resolution comparator is presented which is designed for a 16bit SAR ADC.The comparator consists of five stages p
This paper presents a LC digitally controlled oscillator (LC-DCO) applied in all digital phase locked loop (ADPLL).Post-layout simulation is finished in a 1
NoC作为SoC的下一代主流技术已经得到了快速的发展,然而设计一个高性能、低延时、资源占用少的NoC依然是个难点.本文提出了一种两个流水线级的NoC路由器架构,通过采用超前路
半分析法应用于提取金属-氧化物半导体场效应晶体管小信号模型的参数,直接提取法应用于测试结构的焊盘电容和寄生电感的参数提取.在频率高达40G的范围内,90nm的MOSFET器件的
本文提出了一种基于非均匀传输线的小型化宽带混合环耦合器.它是通过使用非均匀传输线代替传统耦合器的均匀传输线而实现的.其结构是单层的并且不需要通孔或者跳线.通过ABCD
半浮栅晶体管(SFGT)同时具有操作速度快和存储密度高两个特点,而且它的制造工艺和电可擦除只读存储器(EEPROM)高度兼容.本文对半浮栅晶体管注入剂量、抗干扰特性和操作电压等
In this paper, estimation for the semiparametric varying coefficient partially linear model with longitudinal data is investigated.We propose an intuitive p
IC器件在装配、传递、试验、测试、运输及存贮过程中,由于管壳与其它绝缘材料(如包装用的塑料袋、传递用的塑料容器等)相互磨擦,就会使管壳带电.器件本身作为电容器的一个极