论文部分内容阅读
介绍了四种异常数据检测的方法,提出一种基于Mahalanobis距离等统计量的异常数据检测的方法,并用于软件项目历史数据分析中,显著提高了估算模型的拟合度。
一种软件估算中历史项目数据异常点的检测方法
【摘 要】
：
介绍了四种异常数据检测的方法,提出一种基于Mahalanobis距离等统计量的异常数据检测的方法,并用于软件项目历史数据分析中,显著提高了估算模型的拟合度。
【机 构】
：
国防科技大学计算机学院,湖南 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET'08)
【发表日期】
：
2008年期
其他文献
本文主要研究微处理器可靠性增强的相关技术,并基于一款与标准8051兼容的微处理器将三模冗余、Berger码检测等可靠性增强技术运用于其中.同时对经过可靠性加固的模块进行了功
本文以宽带多媒体卫星为应用背景,针对符合DVB-S2标准的卫星接收机中BCH译码器的功能需求,采用BM迭代译码算法设计了参数可配置的二进制BCH码译码器.使用Verilog语言时所设计
会议
本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗
本文分析了传统的软启动电路和基于数字控制的软启动电路,讨论了基于数字软启动的实现方法,并用电路实现了一个基于数字控制的软启动电路,满足系统性能上的要求,节省了一个外
介绍一种基于非负稀疏编码的语音消噪算法,用软件实现了该算法并进行了仿真验证,在此基础上研究了实现该算法的ASIC体系结构,并对主要功能部件进行了功能验证和误差分析.实验
会议
本文用寄存器交换法实现了Viterbi译码,并用Verilog硬件描述语言具体设计实现,在很多细节上做了优化和改进,译码速率大大增加.为了适应各种情况,很多参数在编译前可配置.分别
会议
面对日趋复杂的硬件系统逻辑设计,传统的基于单机的模拟器己不能满足对设计进行模拟验证的需求.分布模拟验证方法能满足大系统对计算资源的需求并提高逻辑模拟速度,己成为系
本文提出了一种高频存储器测试专用的扫描测试电路结构,该结构采用串行扫入数据,并行运算,串行扫出结果的流程,其中可调节的高频时钟,可以更精确地测试电路的工作频率。采用1
由于FPGA与ASIC在结构、性能上各不相同,ASIC风格的RTL代码是基于标准单元库,FPGA用的是宏单元模块,采用FPGA验证ASIC设计,ASIC代码需要一定的修改才能移植到FPGA上.本文主要