高频存储器测试芯片设计

来源 :第十二届计算机工程与工艺全国学术年会(NCCET'08) | 被引量 : 0次 | 上传用户：a83017396

【摘要】

：

本文提出了一种高频存储器测试专用的扫描测试电路结构,该结构采用串行扫入数据,并行运算,串行扫出结果的流程,其中可调节的高频时钟,可以更精确地测试电路的工作频率。采用1

【作者】

：

韩园园李振涛陈吉华刘客吕韬

【机构】

：

国防科技大学计算机学院长沙 410073

【出处】

：

第十二届计算机工程与工艺全国学术年会(NCCET'08)

【发表日期】

：

2008年期

【关键词】

：

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

本文提出了一种高频存储器测试专用的扫描测试电路结构,该结构采用串行扫入数据,并行运算,串行扫出结果的流程,其中可调节的高频时钟,可以更精确地测试电路的工作频率。采用130nm CMOS工艺全定制设计实现了一种面积为1084×627.4μm2,主频达到600MHz的存储器测试芯片,模拟测试表明,该测试芯片能够准确验证存储器的性能.

其他文献

2010年12月普通冷轧薄板(卷)分国别(地区)进口情况

请下载后查看，本文暂不支持在线获取查看简介。 Please download to view, this article does not support online access to view profile.

期刊

冷轧薄板累计金额哈萨克斯坦台湾省同比同期

LVDS驱动器中预加重电路的设计与实现

在LVDS驱动器端对信号进行预加重,可以有效降低信号在传输过程中的码间干扰问题。使信号能进行更远距离的传输、驱动器能在更高的频率下工作.本文设计并分别实现了两种LVDS驱

会议

LVDS驱动器预加重电路仿真信号设计目标模拟结果干扰问题电流传输过程远距离算方式流方式频率开关工艺方案CMOS

RS(244,212)译码器设计与实现

本文根据低复杂度位并行体系结构多项式有限域乘法器原理,设计并优化了GF(28)域通用乘法器及固定因子乘法器,该乘法器有效降低了硬件功耗、提高了译码速度.采用BM算法、钱搜

会议

高可靠8051中ALU的设计与实现

本文主要研究微处理器可靠性增强的相关技术,并基于一款与标准8051兼容的微处理器将三模冗余、Berger码检测等可靠性增强技术运用于其中.同时对经过可靠性加固的模块进行了功

会议

DVB-S2中BCH码译码器的FPGA设计与实现

本文以宽带多媒体卫星为应用背景,针对符合DVB-S2标准的卫星接收机中BCH译码器的功能需求,采用BM迭代译码算法设计了参数可配置的二进制BCH码译码器.使用Verilog语言时所设计

会议

自定时SRAM的功耗与性能优化

本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗

会议

自定时技术SRAM功耗敏感放大器时序电路工作电压放电时间电压摆幅128Kb优化延时结构基础分析

一种基于数字控制的软启动电路的设计

本文分析了传统的软启动电路和基于数字控制的软启动电路,讨论了基于数字软启动的实现方法,并用电路实现了一个基于数字控制的软启动电路,满足系统性能上的要求,节省了一个外

会议

数字控制软启动电路数字软启动系统性能实现方法开销电路实现讨论分析电容PAD

语音消噪算法及其专用集成电路体系结构研究

介绍一种基于非负稀疏编码的语音消噪算法,用软件实现了该算法并进行了仿真验证,在此基础上研究了实现该算法的ASIC体系结构,并对主要功能部件进行了功能验证和误差分析.实验

会议

一种可配置Viterbi译码器的FPGA实现

本文用寄存器交换法实现了Viterbi译码,并用Verilog硬件描述语言具体设计实现,在很多细节上做了优化和改进,译码速率大大增加.为了适应各种情况,很多参数在编译前可配置.分别

会议

一种基于ModelSim的分布模拟验证同步机制设计

面对日趋复杂的硬件系统逻辑设计,传统的基于单机的模拟器己不能满足对设计进行模拟验证的需求.分布模拟验证方法能满足大系统对计算资源的需求并提高逻辑模拟速度,己成为系

会议

分布模拟模拟验证同步机制系统逻辑设计验证方法需求逻辑模拟结点计算资源功能验证模拟器大系统硬件速度基础单机

高频存储器测试芯片设计

其他学术论文