论文部分内容阅读
使用标志前缀加法器的优点在于，使用一个加法器可以实现多个结果的输出。本实验设计一个8位|A-B|的设计电路，首先利用标志前缀加法器产生A-B和B-A两个结果，然后对这两个结果进行选择输出就可以得到|A-B|。在TSMC40nm工艺，完成电路的设计，然后对这个电路进行优化。最后，提取优化的设计电路的门级网表，与实现此功能RTL级代码，在相同的约束条件下分别进行DC综合，比较两者的时序和面积的差别。