基于MMSE算法MIMO检测器的FPGA实现

来源 :第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 | 被引量 : 0次 | 上传用户:king_wda
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  多输入多输出(MIMO)技术显著地提高了无线通信系统的性能,但其检测器的复杂度也大幅增加,尤其与正交频分复用(OFDM)技术相结合,对实时性检测要求更高。本文深入分析了基于MGS-QR分解的最小均方误差(MMSE)检测算法,并基于此算法对MIMO检测器进行设计和实现,在设计中采用数据级并行、任务级并行和模块复用等策略提高并行性和硬件资源利用率。我们将设计在Xihnx Virtex6 FPGA芯片上实现,并在4×416-QAM的MIMO系统中实现单个检测单元200Mbps的吞吐率。实验结果表明,本设计能够满足MIMO-OFDM系统实时检测性能要求。
其他文献
  I2C总线是一种简单的双向二进制串行通信总线。本文一方面介绍了I2C总线接口控制模块的设计;另一方面对I2C总线读写状态进行了优化,该方法采用移位寄存器计数来控制状态转
  本文提出一种基于GPU进行Turbo译码的并行实现。该实现使用GPU的并行处理能力,通过充分开发译码算法中的并行性,在满足一定误码率情况下,获得吞吐率的提升。同时,合理使用GPU
  DDLL(digital delay locked loop,数字延迟锁定环)可以产生精确的延迟而基本不受工艺、电压和温度等影响,常用来生成稳定的延迟或多相位的时钟信号.本文介绍了有关数字延
  由于存储器性能的提升远远落后于处理器性能的提升,访存系统在处理器中的作用也越来越重要,采用合适的存储调度算法是提高访存性能的重要手段。本文主要研究了近年来国际上
  本文在基于encounter的自动布局布线流程中引入了新的手工布局标准单元的优化方式,提出了一种新的优化设计的尝试,并介绍了此种优化设计相关的流程,最后以芯片设计中最为常
  H.264视频标准被普遍认为是最有影响力的行业标准,具有高压缩比和容错能力强等特点的同时也增加了编解码复杂度.本文利用QDSP的同构多核结构优势来提高解码效率.在分析ffm
会议
  本文在对X型DSP移位单元相关指令进行归类分析的基础上,设计实现了一种基于融合移位器的移位单元.该单元不仅可以完成多种位宽的算术移位及逻辑移位,而且可以完成SIMD移位
  本文介绍了X-DSP一种基于64位混洗单元的设计结构,主要实现向量处理单元之间的寄存器级的数据交互.该结构由主控逻辑、交叉网络、输入、输出逻辑四部分构成.利用Cadance公
瓜环作为一类新型的主客体化合物,对它的研究已逐渐作为超分子化学领域中的一个重要研究方向。同时,瓜环具有的疏水性空腔,和亲水性极性羰基修饰端口,以及较强的刚性等特点,使得它
数字集成电路规模的不断增大,时钟网络的结构越来越复杂,时钟树变得更加稠密,时钟偏差和时钟抖动引起的时序问题越来越严重。根据共享存储体的时序路径的特点和SRAM的分布特点,