论文部分内容阅读
本文讨论了一种高性能DDR2 SDRAM控制器的RTL(寄存器传输级)设计及模拟技术.文章从通信协议、总体设计、各功能模块的RTL级设计实现和模拟等各个角度对DDR2 SDRAM控制器的设计方法作了较为全面的介绍.本文提出的典型设计方法能够推广应用于多种存储设备接口控制电路的VLSI总体设计.
一种DDR2SDRAM控制器的设计和实现
【摘 要】
：
本文讨论了一种高性能DDR2 SDRAM控制器的RTL(寄存器传输级)设计及模拟技术.文章从通信协议、总体设计、各功能模块的RTL级设计实现和模拟等各个角度对DDR2 SDRAM控制器的设
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十三届计算机工程与工艺会议(NCCET09’)
【发表日期】
：
2009年期
其他文献
本文设计了一种基于多项式基的有限域乘法器,此乘法器可适用于任何本原多项式的有限域乘法.本设计在0.13μm的工艺下全定制实现,设计结果表明,本设计实现面积有较大减小.
本文以一个32位动态稀疏树加法器为对象,研究了自动噪声分析流程与方法,提出了曲线拟合与顺序搜索两种噪声识别算法,实现了NoiseSpy噪声自动分析软件.在分析结果的基础上,我
会议
Effect on pavement performance of characterizing traffic loading by means of ESALs and axle load spe
Traffic loading is usually characterized by means of the number of Equivalent Single Axle Loads (ESALs) or by means of the axle load distributions (load spectra
会议
本文研究了高速CAM的电路设计和优化技术.对CAM的匹配速度进行研究分析,在基于传输管的全局匹配线加速结构的基础上,提出了一种改进的分级匹配线加速技术,用预充信号的反相控
会议
本文设计实现了微处理器目标cache中一种27位比较电路,从设计原理到电路结构都作了较为详细的分析.其中在输入结构中引入了传输管逻辑,使得电路的结构比传统电路大为简化;在
会议
为了缓解DSP到仿真器,仿真器到调试主机各部分互连带宽和存储成本的矛盾,使用Verilog实现一种基于FPGA的SDRAM控制器来外接低成本大容量的SDRAM,用于缓存DSP处传来的高速trac
本文设计并实现了一个16×32位乘法器,该乘法器基于2个16位SIMD乘法器,采用2级流水线结构,实现后的乘法器可以执行三种模式的乘法运算:4个8×8位、2个16×16位、1个16×32位
The fatigue characteristics of asphalt have been studied for many years.But there is not a unique evaluation index for asphalt fatigue.After the healing phenome
本文在对典型多核处理器的互连结构分析的基础上,建立了一个模拟环境,对格栅类片上网络这一解决众核芯片互连问题的结构进行了性能评测.