论文部分内容阅读
本文提出了一种基于异步物理层的PCIe接口芯片FPGA验证技术，通过在PCIe接口与Serdes之间插入异步物理层接口，补偿物理链路与PCIe接口的频率差，解决PCIe接口逻辑综合到FPGA中达不到正常工作频率的问题，实现PCIe接口芯片的FPGA降频验证。该验证方法能够最小限度地修改ASIC代码，提高了硬件验证的可信度，通用性好，符合PIPE规范的PCIe接口芯片都能够通过这种方式进行验证。