论文部分内容阅读
本文分析了DVB-C2标准中低密度奇偶校验码(LDPC码)的编码原理及特点,提出了一种基于FPGA的多码率LDPC编码方案.本设计使用11个独立ROM以存储各码率的编码表,根据码率选择信号选择调用;例化21600b双口RAM模块完成校验码的生成;例化异步FIFO模块实现信息位和校验位的有序输出.本设计最大限度地使用了FPGA内部丰富的RAM、ROM及FIFO资源,节省了逻辑资源,同时可以达到较高的工作频率.综合结果显示,能够满足DVB-C2标准要求.