论文部分内容阅读
本文提出了一种支持AVS和H.264/AVC两种标准的解码器中多路并行输出的DF(Display Fceder)硬件结构,这种结构采用多路并行帧缓存和三级片上缓存的方法,使得片外存储器数据带宽减少25%且数据读取速率提高将近三倍,FPGA验证表明本设计下的解码器可以实现对30Hz总图像尺寸不超过1920×1080的多路图像实时解码和输出.