论文部分内容阅读
非高斯噪声的干扰问题在通信过程中是经常出现的.高阶累积量广泛应用于通信过程中非高斯环境的信号检测问题.首先用高阶累积量方法讨论了非高斯噪声中确定性信号的检测问题,设计了广义匹配滤波器,并与传统的匹配滤波相关检测器的检测性能进行比较,验证了所述算法的有效性.
高阶累积量方法在非高斯噪声信号检测中的应用
【摘 要】
：
非高斯噪声的干扰问题在通信过程中是经常出现的.高阶累积量广泛应用于通信过程中非高斯环境的信号检测问题.首先用高阶累积量方法讨论了非高斯噪声中确定性信号的检测问题,设计了广义匹配滤波器,并与传统的匹配滤波相关检测器的检测性能进行比较,验证了所述算法的有效性.
【机 构】
：
军械工程学院导弹工程系(河北石家庄)
【出 处】
：
第二届中国测试学术会议
【发表日期】
：
2002年12期
其他文献
本文从属性与决策表之间的信息论的角度来探索减少属性组合的方法.为挖掘决策规则提出了一个新的启发式算法,使原算法更加高效.
存储器内建自测试(Memory Built-In Self-Test,简称MBIST)是一种有效的测试嵌入式存储器的方法.它通过把存储器测试逻辑做到芯片内部而使得原本复杂、耗时的测试过程变得简单易行,同时大大降低了测试成本.MBIST还可以与其它可测试性设计(Design-For-Testability,简称DFT)技术如扫描设计(Scan Design)、边界扫描设计(Boundary Scan
根据对控制型软件的特点分析,给出数学仿真测试的 分析与设计思想.介绍测试用例生成与可靠性分析及评估的关系,并给出某控制程序的数学仿真测试环境.
本文研究基于时序DRFM测度值引导的部分扫描设计比基于静态测度值引导的部分扫描方案可获得更高的性能价格比,可帮助用户基于ATPG系统选择性价比较优的扫描设计方案.
本文介绍了VXI总线C尺寸64通道隔离AD模块硬件的基本设计方法.并且着重分析了主控CPU的选择,模拟开关的选择和设置,大容量缓存设计等关键问题.
文章介绍了基于IEEE 1149.1Std的边界扫描测试系统的工作原理、重点探讨了系统的软件设计与实现,该边界扫描测试系统支持JTAG协议的指令集,能够对带边界扫描结构的高密PCB、MCM等进行传统测试方法不能完成的测试任务.
扫描测试方法已经广泛应用于集成电路设计、制造领域.为了解决IP(Intelligent Property)内核测试和SOC(System-on-a-Chip)测试中遇到的测试时间和测试功耗的问题,提出了一整套基于扫描测试的SOC测试方法.实验结果表明该结构能够在测试时间和测试功耗约束下提供优化后的测试结构.
基于可复用的嵌入式IP(Intellectual Property)模块的 系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.结合系统级芯片的可测试性设计技术所面临的技术难点,详细介绍了当前系统级芯片的可测试性设计技术,分析了各种系统级芯片的可测试性设计技术的特点及优缺点,着重讨论了国际工业界内针对系统级芯片测试的方案:IEEE1500和虚拟插座接口联盟(VSIA)测
本课题是教育部IC设计网上合作项目的一部分,目的是充分利用网络资源,把IMSXL-100测试与验证系统共享到因特网上,并实现远程可视化测试.因此本文主要涉及三个部分:远程控制;远程交流、网上求助.