SRAM中敏感放大器的分析与优化设计

来源 :第十二届计算机工程与工艺全国学术年会(NCCET'08) | 被引量 : 0次 | 上传用户:yng2005
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
敏感放大器是存储器中最重要的外围电路之一,对于提高存储器的性能有重要影响.本文对当前存储器设计中三种主要敏感放大器进行了分析,提出了一种新型的敏感放大器优化设计方法。在0.13μm工艺实现下,敏感放大器的时间延迟可以减少到14.11ps,比同工艺下基本敏感放大器缩短了50%,功耗延迟积减少了30%,在很大程度上提高了性能.
其他文献
高速缓冲存储器(Cache)技术是现在处理器设计中的核心技术之一.本文详细论述了DX DSP这款高性能DSP的一级数据Cache的设计,对一级数据Cache的结构及跨边界访问、失效流水、分
DMA控制器是高性能DSP必不可少的部件,DMA能有效降低CPU的负荷,提高CPU的利用率以及数据传输速度.本文根据X-DSP的性能要求和应用环境设计了一款DMA控制器,仔细考虑率了低功
本文主要是根据DSP指令并行位的编码方式,设计了一种新的译码方法——多米诺译码方法。该译码方法能满足功能要求,同时也能够满足延时要求,不会增加控制的复杂度,实现方法却
X处理器(下简称X)是国防科技大学设计的一款高性能定点DSP,其指令控制部件具有跨取指包边界派发和指令预取功能.本文描述了X指控部件的设计,并提出逻辑结构上的改进方案,将派
会议
本文介绍了十读/六写DVDSP寄存器文件的设计.利用与DVDSP寄存器文件结构相同的0.18um寄存器文件,采用设计迁移的方法将设计迁移到0.13um,对迁移后不满足性能要求的部分重新设
黄永玉九十了,“世界长大了,我他妈也老了!”这是他由衷地发出的感慨。  他的一生,走过太多的地方,吃尽了种种苦难,也享到了莫大的福分。从家乡凤凰,到厦门集美学校,抗战时的内地,辗转台湾、香港,最终回到北京,乃至晚年驻足的意大利、法国……而上海,在他的眼中,始终有着极为重要与特殊的地位与意义。“年轻时在上海的日子,没一天不辛苦,可我始终是那么爱这个城市,没有原因,也不需要原因。”  在上海图书馆举办
X-DSP是自行研制的一款低功耗嵌入式数字信号处理器(DSP), 本文在分析X-DSP引导加载流程和主机接口(HPI)引导模式的基础上,结合HPI工作原理,在全芯片模拟环境下,设计了一套高
时钟子系统的功耗研究和优化是微处理器低功耗设计中的一个非常关键的问题。本文从同步数字集成电路中时钟网络的各组成部件入手,研究了时钟网络的功耗模型,并深入分析了同步
本文针对宽带多媒体通信卫星的需求,设计并实现了一种基于FPGA的符合DVB-S2标准的可配置LDPC码编码器.设计的编码器主要特点有:利用FPGA中的Block-RAM分组存储校验比特,每组
会议
本文设计实现了一种可由上层逻辑动态调整优先级的仲裁器.本文的设计采用两级仲裁,第一级对拥有相同优先级的请求进行公平仲裁;第二级对第一级的输出进行优先级仲裁.两级仲裁