论文部分内容阅读
高速缓冲存储器(Cache)技术是现在处理器设计中的核心技术之一.本文详细论述了DX DSP这款高性能DSP的一级数据Cache的设计,对一级数据Cache的结构及跨边界访问、失效流水、分体控制等关键技术作了详细介绍.
DX一级数据Cache控制器的设计
【摘 要】
：
高速缓冲存储器(Cache)技术是现在处理器设计中的核心技术之一.本文详细论述了DX DSP这款高性能DSP的一级数据Cache的设计,对一级数据Cache的结构及跨边界访问、失效流水、分
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET'08)
【发表日期】
：
2008年期
其他文献
论述了嵌入式系统开发过程中有关的几个重要选择、设计工作中面临的权衡以及设计人员在专业知识上的扩充完善等问题。
导航计算系统是导航系统的核心组成部分,承担着导航系统中数据的采集、处理、传输以及反馈控制的繁重任务.该系统性能的优劣在很大程度上决定了整个导航系统的性能的好坏,因
DX是国防科大自主研制的一款高性能DSP.本文以DX芯片为研究对象,研究了降低Cache失效延迟的优化策略,设计实现了一种针对高频高性能DSP的一级数据Cache优化策略——失效流水.
会议
针对自主研发的多核DSP体系结构特点,利用共享数据池实现核间快速的数据交换,分别设计了双核和四核DSP的一维FFT并行算法,对关键的程序部分使用软件流水和手工汇编的方法进行
在DSP处理器中设计独立的地址产生器可实现算术运算与地址运算并行处理,从而提高DSP处理器的性能.本文提出了X-DSP地址产生单元的生成算法,并对其进行了硬件实现,详细讨论了
会议
X-DSP是一款面向实时嵌入式的低功耗定点数字信号处理器,本文分析了实时DSP中断控制和中断服务系统的特点,设计实现了多个优先级硬件中断的响应机制的硬件结构,在此基础上实
会议
针对自主研发的多核DSP体系结构特点,提出一种面向四核DSP的高性能并行二维快速傅立叶变换算法,使用软件流水和指令并行优化QLink和SDP的数据传输和控制,充分挖掘程序之间和
会议
在DSP芯片中,大容量的片内存储器占据了芯片的很大面积,它的性能和功耗对整个芯片起着至关重要的作用。该文首先介绍了片内双访问存储器(DARAM)的总体结构;重点分析了决定DAR
会议
1994年，我们利用某摩托化拉练部队执行军事露营科目训练之机，观察了60名官兵对寒冷刺激的反应，以研究冬季军人露营的应激反应和应激损伤，为探讨其防护措施提供依据。1对我和方法