论文部分内容阅读
传统的数字超大规模集成电路（计算机处理器芯片）设计是基于两个最基本的假设：信号的数字化和操作的时钟化。信号的数字化是数字电路本身的定义，操作的时钟化则是附加的限制。固然，操作的时钟化使得数字电路设计本身变得简单。然而，在今天的亚微米大规模集成电路设计中，有关操作时钟化的假设已变成一种负担。目前，高速、高可靠、低功耗、低噪声的芯片是设计者所主攻的目标。而时钟正是实现这个目标的障碍。去掉时钟是一种很自然的途径。该文将探讨没有时钟的数字电路设计技术，即所为的自定时数字电路设计技术。