论文部分内容阅读
该文介绍了国家“九五”高清晰度电视(HDTV)科技攻关项目的视频解码器视频后处理单元的设计。该系统采用现场可编程门阵列(FPGA)芯片完成视频后处理的色度内插、彩色矩阵变换电路的高速数字信号处理(DSP)运算，采用分布式全并行算法实现了关键的高速二进制补码乘法器，并将数字红绿蓝分量信号经数/模变换和视频驱动送入高清晰度电视监示器，系统工作频率达到54MHz。