论文部分内容阅读
随着设计规模的扩大、复杂度的提高，开发队伍的壮大，影响设计质量和设计效率的因素在不断增多。IC的应用环境、制造工艺会影响设计过程，IC内部诸模块互作用的关系也日趋复杂。如何在设计阶段对IC进行比较完善的测试变得富于挑战。模拟与S0ft－environment由于ASIC制造工艺与PCB不同，ASIC封装完成后，安装在PCB板上，在实际运行当中发现问题，往往很难修正。投片之前的充分模拟是必不可少的。现在，逻辑模拟的EDAI具已足够成熟，足以满足“软件仿真”的要求：在软件模拟环境下，进行与物理仿真一致的验证工