数据采集控制时序的VHDL/CPLD设计及应用

• 作 者: 钱敏 黄秋萍 李富华
• 机 构: 苏州大学电子信息学院微电子系
• 出 处: 电子工程师
• 发表日期: 2006年02期
• 关键词: 数据采集 状态机 VHDL CPLD

用VHDL(甚高速集成电路硬件描述语言)有限状态机设计了数据采集时序的控制电路。采用AD590温度传感器作为摄温元件搭建外围电路构成数字式气温计,包括时序产生、码制转换、七段LED(发光二极管)动态扫描显示驱动等电路;给出了主要源程序片段;用MAX+PLUSⅡ软件进行了仿真调试,用CPLD(复杂可编程逻辑器件)进行了下载测试,结果表明实现了电路功能,系统运行正常。