论文部分内容阅读
为提高同时多线程微处理器数据流指令高效并行执行性能，提出一种7个部分组成的分布式保留站结构．分布式保留站结构的同时多线程微处理器中采用了线程独占重排序缓冲的提交机制及能够快速访问且硬件复杂度低的寄存器堆．两线程指令执行的结果表明数据流指令的并行度得到明显提高．对保留站、重排序缓冲提交机制及寄存器堆协同工作的功能进行验证与仿真，用综合工具完成逻辑综合．