论文部分内容阅读
互连测试对于电路板的生产和维护具有重要意义．针对现有互连故障检测BIST（built in self test）实现方法存在测试时间长、硬件开销大等问题，本文提出了一种改进的BIST结构，并阐述了其各组成部分，即查找表（100k—up table，LUT）、测试向量生成器（test pattern generator，TPG）、输出响应分析器（output response analyzer，ORA）的设计过程．该实现方法可在保证高故障检测率的前提下，降低硬件开销，缩短测试时间，同时还可避免多驱动器冲突，