论文部分内容阅读
引言
无线移动电话仅具备语音功能的时代已经离我们远去了。目前的3G手机更多的是作为多媒体系统，提供彩显、游戏、音频、视频、相机、蓝牙、GPS、WLAN、高速广域数据服务以及其他高级特性。由于功能非常之多，因此处理新型3G电话比处理仅有语音功能的2G电话要复杂5倍至10倍，在应用处理方面则要求更高。
用户既要求具有复杂的功能特性，另一方面又要求减少功耗与空间，这就迫使手持终端组件供应商不得不实现电子组件的高度集成。系统级封装(SiP)与片上系统(SoC)是通过电子集成满足上述要求的两大方法。SoC不仅能够节省板级空间，而且还能节约系统成本并降低功耗，SiP能够将采用不同工艺技术制造的半导体整合在同一封装中，两种方法各有千秋。本文将探讨手机IC集成所面临的某些技术难题，并探讨SiP与SOC两种方法在将存储器、模拟以及RF等电子组件集成到手持终端的过程中如何进行权衡取合。
存储器集成
移动电话处理器要求大量RAM，以便尽可能缩短处理器内核运行时的等待时间。这就是说，片上一级和二级高速缓存存储器阵列必须足够大，才能确保处理器内核的管线式加载，并避免过多进行片外存取。
为了对SoC应用所需的存储器容量有个大致的了解，我们不妨以功能较多的2．5G手持终端应用为例来加以说明。这种应用通常需要多达16MB的NOR闪存以及相同容量的NAND闪存与DRAM。这样大的容量不适合采用嵌入式解决方案，因为其所需的板级空间太大，、而且成本不菲。
决定是采用嵌入式存储器还是片外存储器的关键在于，嵌入式解决方案的效果到底好不好，片上外部存储器的集成有没有优势。以图形应用为例，我们可以很好的证明这一点。这类应用需要很高的存储器带宽。为了满足这一要求，总线宽度可达256或512，但在外部存储器中实现较宽的总线宽度是不实际的。因此，在这种情况下，应当采用嵌入式存储器解决方案，其作用大于成本方面的不利因素。
然而，如果集成芯片的工艺复杂程度远远高于独立芯片的复杂性，那么SoC集成就不具有成本优势了。我们不妨以50mm2的逻辑芯片以及50mm2的DRAM芯片为例来说明这一点(见图1)。
假定6LM逻辑芯片要求26个掩模层，3LMDRAM芯片也要求26个掩模层。使用掩模层就意味着成本会增加，单个芯片的成本可以如下计算：100mm2x26掩模=2600掩模mm2。如果逻辑与DRAM集成，那么掩模层就会增加到32个，这样成本就会增加到3200掩模mm2，足足提高了23％。对大多数系统设计而言，如此高的成本提升是不可接受的。
SoC存储器集成还存在另一问题，就给定工艺技术而言，研发嵌入式解决方案比标准的CMOS工艺研发还要多花9至12个月的时间，这就意味着标准的CMOS技术出瑚后几乎一年才能推出复杂的嵌入鼓存储器解决方案。
SiP为嵌入式存储器难题提供了一种低成本的解决方案。叠层裸片SiP与SoC解决方案所占用的空间一样小，而且是一个或多个商用存储器芯片层叠在SoC逻辑器件之上。我们用低成本的丝焊组装技术实现器件互连，器件则采用廉价的BGA封装。
由于叠层芯片方法采用的廉价商用存储器不会增加高性能CMOS通信处理器的复杂性，因此这种方法实现了SiP与SoC的最佳结合，而且通常不要求定制芯片，这有助于加速产品的上市进程。此外，由于这种方法只会增加纵向空间，而不会横向扩展空间，因此很适合电池供电的消费类电子产品所提出的封装要求。
模拟与电源管理集成
目前，模拟与电源管理功能通常通过模拟工艺技术实现，与数字基带芯片所采用的深亚微米CMOS技术极为不同。如果模拟和电源管理功能也能通过深亚微米数字CMOS实施且不会增加工艺复杂性，那么模拟与电源管理的SoC集成就是一种合算的低成本方法。
由于种种限制条件的存在，我们通常很难用数字CMOS技术来实现模拟电路功能。因此，有必要重新优化整个系统，使其能够利用数字CMOS的优势，并开发新型的架构以充分利用数字逻辑的低电压和低成本优势。对于大多数情况而言，我们都能很清楚地掌握新型架构，不过低电压带来的综合折衷平衡则是不同的。
·数字、自校准以及动态的元件匹配在小型器件与低电压情况下的优势更大。
例如，经重新优化设计的12位△一∑模数转换器能够充分利用90nmCMOS的逻辑与高速交换能力。如果转换器的分辩率与采样率都很高，就能够更好地以数字化方式执行无线电通道信号的处理工作。相对于模拟成分较多的技术实施而言，数字处理具有很高的灵活性，从而降低了成本与功耗。
电源管理越来越多地采用分布式技术，特别在低功耗应用中更是如此，因为我们要让不工作的逻辑和存储器进入待机或睡眠模式，从而降低待机功耗。采用开关式激活或激活逻辑块，从而实现大部分电源管理功能。此外，还需要进行本机的片上稳压，这就要有片上低压降(LD．O)调节器。为了启动开关或在接近Vdd的电压上实现LDO，常常需要使电路工作在超过电路Vdd的情况下，为了实现这一目的，可使用漏极扩展(DE)CMOS，让漏极上的电压保持在超过正常MOSFET的BVdss的水平。DECMOS还可在电池供电的设备中实现高电压的电池充电器电路。
RF集成
现代手持终端的RF器件必须满足各种严格的性能要求。有的信号只有几微伏，我们必须在存在强大干扰源的情况下成功接收这些信号，并且还要产生强大的输出功率电平(约为30dBm)来带动天线工作，此外更要考虑不同RF器件之间的隔离问题。RF设计还要求在高频上实现准确的滤波，并在信号路径上的电路间实现良好的匹配。这些要求彼此密不可分，使RF集成成为相当复杂的问题，也使得在决定选用SiP还是SoC来实现RF功能时面临着相当大的困难。
图2给出了新型GSM手机的典型高级功能块示意图。RF收发器功能包含上变频和下变频信息信号至传输带的小型信号RF电子组件。功率放大器模块(PAM)可放大收发器输出，以足够大的功率生成输出信号来实现可靠的传输。前端模块(FEM)通常包括RF开关功能和RF预选择滤波器，通常是表面声波(SAW)器件。CDMA蜂窝标准的示意图与此类似，该标准以无线接口实现全双工工作，不过双工器将取代开关的功能。
图中的两个大椭圆形表示RF器件可能的分区选择。第一个椭圆 标志为SoC，表示RF收发器如何与基带处理Ic集成，而第二个椭圆则表示SIP如何与PAM和FEM集成，从而实现单个模拟RF模块。在手持终端的生产中采用PAM和FEM模块的实践作法已经开展了多年。由于在模拟功能之间实现RF信号互连通常要求匹配的网络，因此RF设计还与诸多无源组件相关。有鉴于此，较好的做法是让PAM和FEM模块包括尽可能多的无源组件。通常而言，PAM与FEM是彼此独立的两种模块，以避免SAW滤波器因为PAM的散热而导致过热不稳定问题。不过，我们也已经推出了所有RF功能都集成在同一封装中的产品。
总之，RF技术中到底采用SiP还是SoC取决于RF收发器能否通过封装技术较好地与前端模块和／或功率放大器实现集成，或者说能不能将收发器与基带处理Ic实现整体集成。
由于SiP允许使用传统的模拟RF收发器，因此不再需要新的收发器架构或特殊的IC技术。RF收发器功能已经相当完善，除了要考虑与模块集成相关的布局问题外(焊盘放置、Ic长宽比等)，SiP集成不会存在其他问题。但是，收发器的SiP集成对提升整体系统性能的作用有限。尽管我们通过这种方法可以缩小电路板面积，但却不能降低功耗，而且系统整体成本可能增加。
采用BiCMOS(SiGe)晶圆工艺，允许使用传统的RF架构。不过，SiGe晶圆工艺会要求额外的刻线，从而提高系统逻辑和存储器的成本。而N．SiGe工艺如果不配套采用最先进的光刻技术，就会增加系统逻辑所占的面积。此外，如果采用传统的RF器件，那么即便将系统逻辑与RF功能紧密结合，也很难获得什么好处。因此，以BiCMOS(或SiGe)技术实现单片集成并不是一项很好的选择。
有鉴于此，RF收发器的SoC集成必须采用CMOS技术实施。幸运的是，深亚微米CMOS晶体管提供了很好的RF性能，能够方便地满足集成收发器设计的需要(可以实现较低的噪声值和较高的过渡频率)。不过，传统的RF收发器设计大量使用了模拟组件，并要求高性能的无源组件。如果采用CMOS技术进行设计的话，通常还必须做一些额外的工作，先实现所需的小型电阻、电容和电感器。
我们实现了带有完全集成的收发器的GSM设备。RF收发器功能所占的面积还不到裸片总面积的10％。凭借相当低的成本、相当低的功耗以及非常小的电路板面积完全达到了GSM标准的要求。
结语
3G手持终端这样复杂的系统最好通过综合采用SiP和SoC技术来实现。RF集成的功率放大器、SAW滤波器、RF开关及其相关无源组件最好作为SiP模块实施，而系统基带处理功能则应采用深亚微米CMOS工艺来实现RF收发器功能的SoC集成，从而带来巨大优势。
搜索3G，电子产品世界网站有584篇相关文章。
无线移动电话仅具备语音功能的时代已经离我们远去了。目前的3G手机更多的是作为多媒体系统，提供彩显、游戏、音频、视频、相机、蓝牙、GPS、WLAN、高速广域数据服务以及其他高级特性。由于功能非常之多，因此处理新型3G电话比处理仅有语音功能的2G电话要复杂5倍至10倍，在应用处理方面则要求更高。
用户既要求具有复杂的功能特性，另一方面又要求减少功耗与空间，这就迫使手持终端组件供应商不得不实现电子组件的高度集成。系统级封装(SiP)与片上系统(SoC)是通过电子集成满足上述要求的两大方法。SoC不仅能够节省板级空间，而且还能节约系统成本并降低功耗，SiP能够将采用不同工艺技术制造的半导体整合在同一封装中，两种方法各有千秋。本文将探讨手机IC集成所面临的某些技术难题，并探讨SiP与SOC两种方法在将存储器、模拟以及RF等电子组件集成到手持终端的过程中如何进行权衡取合。
存储器集成
移动电话处理器要求大量RAM，以便尽可能缩短处理器内核运行时的等待时间。这就是说，片上一级和二级高速缓存存储器阵列必须足够大，才能确保处理器内核的管线式加载，并避免过多进行片外存取。
为了对SoC应用所需的存储器容量有个大致的了解，我们不妨以功能较多的2．5G手持终端应用为例来加以说明。这种应用通常需要多达16MB的NOR闪存以及相同容量的NAND闪存与DRAM。这样大的容量不适合采用嵌入式解决方案，因为其所需的板级空间太大，、而且成本不菲。
决定是采用嵌入式存储器还是片外存储器的关键在于，嵌入式解决方案的效果到底好不好，片上外部存储器的集成有没有优势。以图形应用为例，我们可以很好的证明这一点。这类应用需要很高的存储器带宽。为了满足这一要求，总线宽度可达256或512，但在外部存储器中实现较宽的总线宽度是不实际的。因此，在这种情况下，应当采用嵌入式存储器解决方案，其作用大于成本方面的不利因素。
然而，如果集成芯片的工艺复杂程度远远高于独立芯片的复杂性，那么SoC集成就不具有成本优势了。我们不妨以50mm2的逻辑芯片以及50mm2的DRAM芯片为例来说明这一点(见图1)。
假定6LM逻辑芯片要求26个掩模层，3LMDRAM芯片也要求26个掩模层。使用掩模层就意味着成本会增加，单个芯片的成本可以如下计算：100mm2x26掩模=2600掩模mm2。如果逻辑与DRAM集成，那么掩模层就会增加到32个，这样成本就会增加到3200掩模mm2，足足提高了23％。对大多数系统设计而言，如此高的成本提升是不可接受的。
SoC存储器集成还存在另一问题，就给定工艺技术而言，研发嵌入式解决方案比标准的CMOS工艺研发还要多花9至12个月的时间，这就意味着标准的CMOS技术出瑚后几乎一年才能推出复杂的嵌入鼓存储器解决方案。
SiP为嵌入式存储器难题提供了一种低成本的解决方案。叠层裸片SiP与SoC解决方案所占用的空间一样小，而且是一个或多个商用存储器芯片层叠在SoC逻辑器件之上。我们用低成本的丝焊组装技术实现器件互连，器件则采用廉价的BGA封装。
由于叠层芯片方法采用的廉价商用存储器不会增加高性能CMOS通信处理器的复杂性，因此这种方法实现了SiP与SoC的最佳结合，而且通常不要求定制芯片，这有助于加速产品的上市进程。此外，由于这种方法只会增加纵向空间，而不会横向扩展空间，因此很适合电池供电的消费类电子产品所提出的封装要求。
模拟与电源管理集成
目前，模拟与电源管理功能通常通过模拟工艺技术实现，与数字基带芯片所采用的深亚微米CMOS技术极为不同。如果模拟和电源管理功能也能通过深亚微米数字CMOS实施且不会增加工艺复杂性，那么模拟与电源管理的SoC集成就是一种合算的低成本方法。
由于种种限制条件的存在，我们通常很难用数字CMOS技术来实现模拟电路功能。因此，有必要重新优化整个系统，使其能够利用数字CMOS的优势，并开发新型的架构以充分利用数字逻辑的低电压和低成本优势。对于大多数情况而言，我们都能很清楚地掌握新型架构，不过低电压带来的综合折衷平衡则是不同的。
·数字、自校准以及动态的元件匹配在小型器件与低电压情况下的优势更大。
例如，经重新优化设计的12位△一∑模数转换器能够充分利用90nmCMOS的逻辑与高速交换能力。如果转换器的分辩率与采样率都很高，就能够更好地以数字化方式执行无线电通道信号的处理工作。相对于模拟成分较多的技术实施而言，数字处理具有很高的灵活性，从而降低了成本与功耗。
电源管理越来越多地采用分布式技术，特别在低功耗应用中更是如此，因为我们要让不工作的逻辑和存储器进入待机或睡眠模式，从而降低待机功耗。采用开关式激活或激活逻辑块，从而实现大部分电源管理功能。此外，还需要进行本机的片上稳压，这就要有片上低压降(LD．O)调节器。为了启动开关或在接近Vdd的电压上实现LDO，常常需要使电路工作在超过电路Vdd的情况下，为了实现这一目的，可使用漏极扩展(DE)CMOS，让漏极上的电压保持在超过正常MOSFET的BVdss的水平。DECMOS还可在电池供电的设备中实现高电压的电池充电器电路。
RF集成
现代手持终端的RF器件必须满足各种严格的性能要求。有的信号只有几微伏，我们必须在存在强大干扰源的情况下成功接收这些信号，并且还要产生强大的输出功率电平(约为30dBm)来带动天线工作，此外更要考虑不同RF器件之间的隔离问题。RF设计还要求在高频上实现准确的滤波，并在信号路径上的电路间实现良好的匹配。这些要求彼此密不可分，使RF集成成为相当复杂的问题，也使得在决定选用SiP还是SoC来实现RF功能时面临着相当大的困难。
图2给出了新型GSM手机的典型高级功能块示意图。RF收发器功能包含上变频和下变频信息信号至传输带的小型信号RF电子组件。功率放大器模块(PAM)可放大收发器输出，以足够大的功率生成输出信号来实现可靠的传输。前端模块(FEM)通常包括RF开关功能和RF预选择滤波器，通常是表面声波(SAW)器件。CDMA蜂窝标准的示意图与此类似，该标准以无线接口实现全双工工作，不过双工器将取代开关的功能。
图中的两个大椭圆形表示RF器件可能的分区选择。第一个椭圆 标志为SoC，表示RF收发器如何与基带处理Ic集成，而第二个椭圆则表示SIP如何与PAM和FEM集成，从而实现单个模拟RF模块。在手持终端的生产中采用PAM和FEM模块的实践作法已经开展了多年。由于在模拟功能之间实现RF信号互连通常要求匹配的网络，因此RF设计还与诸多无源组件相关。有鉴于此，较好的做法是让PAM和FEM模块包括尽可能多的无源组件。通常而言，PAM与FEM是彼此独立的两种模块，以避免SAW滤波器因为PAM的散热而导致过热不稳定问题。不过，我们也已经推出了所有RF功能都集成在同一封装中的产品。
总之，RF技术中到底采用SiP还是SoC取决于RF收发器能否通过封装技术较好地与前端模块和／或功率放大器实现集成，或者说能不能将收发器与基带处理Ic实现整体集成。
由于SiP允许使用传统的模拟RF收发器，因此不再需要新的收发器架构或特殊的IC技术。RF收发器功能已经相当完善，除了要考虑与模块集成相关的布局问题外(焊盘放置、Ic长宽比等)，SiP集成不会存在其他问题。但是，收发器的SiP集成对提升整体系统性能的作用有限。尽管我们通过这种方法可以缩小电路板面积，但却不能降低功耗，而且系统整体成本可能增加。
采用BiCMOS(SiGe)晶圆工艺，允许使用传统的RF架构。不过，SiGe晶圆工艺会要求额外的刻线，从而提高系统逻辑和存储器的成本。而N．SiGe工艺如果不配套采用最先进的光刻技术，就会增加系统逻辑所占的面积。此外，如果采用传统的RF器件，那么即便将系统逻辑与RF功能紧密结合，也很难获得什么好处。因此，以BiCMOS(或SiGe)技术实现单片集成并不是一项很好的选择。
有鉴于此，RF收发器的SoC集成必须采用CMOS技术实施。幸运的是，深亚微米CMOS晶体管提供了很好的RF性能，能够方便地满足集成收发器设计的需要(可以实现较低的噪声值和较高的过渡频率)。不过，传统的RF收发器设计大量使用了模拟组件，并要求高性能的无源组件。如果采用CMOS技术进行设计的话，通常还必须做一些额外的工作，先实现所需的小型电阻、电容和电感器。
我们实现了带有完全集成的收发器的GSM设备。RF收发器功能所占的面积还不到裸片总面积的10％。凭借相当低的成本、相当低的功耗以及非常小的电路板面积完全达到了GSM标准的要求。
结语
3G手持终端这样复杂的系统最好通过综合采用SiP和SoC技术来实现。RF集成的功率放大器、SAW滤波器、RF开关及其相关无源组件最好作为SiP模块实施，而系统基带处理功能则应采用深亚微米CMOS工艺来实现RF收发器功能的SoC集成，从而带来巨大优势。
搜索3G，电子产品世界网站有584篇相关文章。