论文部分内容阅读
实现高性能的可完全综合的微处理器要求采用先进的RTL-to—GDSII方法。今天的完整设计流程必须能够权衡考虑性能、功耗和面积等几方面因素，并使用基于强度的准确时延模型，以在全局层级实现对尺寸调整和缓冲的同时优化，最终增强时序可预测性以及结果的质量（QoR）。它也可能涉及到先进的数据路径优化技术的使用，这对于处理器运算集中部分较为有益。为尽可能地减少时序性能下降并实现时序收敛，实现系统必须使用精确的共用路径悲观（CPP）价值来避免串扰，并对所包含的片上变异（OCV）功能使用局部无容限方法。