10-bit 100-Ms／s视频模拟前端IP核的设计

• 作 者: 顾今龙 王睿 秦亚杰 洪志良
• 机 构: 复旦大学专用集成电路和系统国家重点实验室
• 出 处: 复旦学报(自然科学版)
• 发表日期: 2009年4期
• 关键词: 视频模拟前端 低通滤波器 流水线模数转换器 金属叉指电容 video analog front end low pass filter pipelined

设计了一个10bit，100Ms／s视频模拟前端IP核，并用台积电（TSMC）0．18μm1．8／3．3V互补金属氧化物半导体（CMOS）纯数字工艺进行了仿真．电路中模拟部分采用3．3V电源电压，仿真结果显示当输入信号为18MHz，信号幅度为满幅（单端1V，差分2V）时，输出信号信号-噪声-失真比（SNDR）为60dB．整个电路的功耗为73mA，版图面积为2mm×2．5mm.