基于BSG的时延驱动布局

• 作 者: 李翠超 严晓浪 李芝燕 马琪
• 机 构: 杭州电子工业学院微电子CAD研究所!杭州310037,杭州电子工业学院微电子CAD研究所!杭州310037,杭州电子工业学院微电子CAD研究所!杭州310037,杭州电子工业学院微电子CAD研究所!杭
• 出 处: 电路与系统学报
• 发表日期: 2000年01期
• 关键词: BSG 时延驱动 Non-slicing 面向路径时延优化 BBL布局

本文采用BSG (bounded slicing grid) 结构对时延驱动 (timing driven) 或称为性能驱动 (performance driven)布局问题进行了研究和实现，此算法是一种Non-slicing的面向路径的时延优化BBL (Building Block Layout)，算法思路简洁，易于实现，实验效果令人满意。

In this paper, BSG (bounded slicing grid) structure is used to study the timing driven or performance driven layout problem. This algorithm is a non-slicing path-oriented delay optimized BBL (Building Block Layout), the algorithm is simple, easy to implement, the experimental results are satisfactory.