论文部分内容阅读
基于65nm CMOS工艺，综合考虑电容耦合与电感耦合效应，提出了一种互连线耦合串扰分布式RLC解析模型．采用函数逼近理论与降阶技术，在斜阶跃输入信号下，提出了被干扰线远端的串扰数值表达式．基于65nm CMOS工艺，对不同的互连耦合尺寸下的分布式RLC串扰解析模型和Hspice仿真结果进行了比较，误差绝对值都在2．50％内，能应用于纳米级SOC的计算机辅助设计．