CPT原子钟系统的数字正交解调算法及实现

• 作 者: 张奕 顾思洪 叶朝辉
• 机 构: 华中科技大学物理学院,武汉光电国家实验室,中国科学院武汉物理与数学研究所
• 出 处: 计量学报
• 发表日期: 2010年2期
• 关键词: 计量学 原子钟 锁相环路 数字正交解调 FPGA Metrology Atomic clock Phase locked loop Digital quadra
• 基金项目: 国家自然科学基金（10574141,10675162）

介绍了将数字正交解调算法应用于CPT原子钟系统的锁相环路，通过FPGA硬件结构实现解调功能所开展的研究。经MATLAB和QUARTUS2的联合仿真表明，该算法抗噪声能力强，解调结果可靠性高，是应用于高性能CPT原子钟的理想算法。实际应用于CPT原子钟的实验结果与理论预期和实验仿真结果相一致。该方案有利于原子频标的工作状态调整和保持产品性能一致性。