全集成射频发射芯片地址编码器设计

• 作 者: 唐赞玉 胡啸东
• 机 构: 吉首大学信息科学与工程学院,展讯通信（北京）有限公司
• 出 处: 吉首大学学报(自然科学版)
• 发表日期: 2017年1期
• 关键词: 全集成 射频发射芯片 地址编码器 设计 测试 fully-integrat ed launching chip address encoder desi

介绍了一种自主研发的全集成315 MHz/433 MHz射频发射芯片中编码器的设计.利用分频器产生二选一数据选择器的选通信号,通过逐级筛选,将并行地址数据转变为串行数据.采用Verilog HDL语言进行设计,使用Modelsim进行仿真验证,基于和舰0.18μm CMOS工艺布局布线.样片测试结果表明,编码器基础时钟频率为250kHz时可以很好地满足设计指标和功能要求.