一种基于余数系统的奇偶检测算法及VLSI实现

• 作 者: 张译匀 周婉婷 李磊
• 机 构: 电子科技大学电子科学技术研究院
• 出 处: 微电子学与计算机
• 发表日期: 2014年3期
• 关键词: 余数系统 奇偶检测 VLSI VLSI RNS Parity detection VLSI

提出了一种基于常用三模基｛2^n＋1，2^n -1，2^2n＋1｝改进的奇偶检测算法，此方法仅使用一个 n位的模加器，一个n＋1位的进位选择加法器（CSA），一个2n位的比较器及一些简单的组合单元即可实现，有效节省了资源，并简化了设计的复杂度．当 n＝30时，面积仅为6130．958μm^2，延迟仅为0．67 ns ．